找回密码
 注册

QQ登录

只需一步,快速开始

扫一扫,访问微社区

电巢直播8月计划
楼主: mengzhuhao
打印 上一主题 下一主题

【问高手】关于多层板的布局布线的问题

    [复制链接]

20

主题

366

帖子

5690

积分

五级会员(50)

Rank: 5

积分
5690
16#
发表于 2008-1-30 17:11 | 只看该作者
高人讲解,受益匪浅 。顶一个。

0

主题

31

帖子

123

积分

二级会员(20)

Rank: 2Rank: 2

积分
123
17#
发表于 2008-1-31 22:26 | 只看该作者

xuexi

dingqilai

12

主题

455

帖子

1605

积分

四级会员(40)

Rank: 4Rank: 4Rank: 4Rank: 4

积分
1605
18#
发表于 2008-2-3 21:25 | 只看该作者
布局布线是个很复杂的问题啊 还要看结构的~~

155

主题

824

帖子

2617

积分

四级会员(40)

Rank: 4Rank: 4Rank: 4Rank: 4

积分
2617
19#
发表于 2008-3-6 13:53 | 只看该作者

精髓之做

学习了,谢谢!

32

主题

165

帖子

-1万

积分

未知游客(0)

积分
-11427
20#
发表于 2008-3-21 09:21 | 只看该作者
道行太浅,理解不够彻底啊.不过俗话说师父领进门,修行在个人啊
- R1 c' {/ E! W4 ^% V" b  H# z$ a好好修行去

58

主题

179

帖子

633

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
633
21#
发表于 2008-3-22 09:48 | 只看该作者
受益匪浅!!高手不少

0

主题

25

帖子

-8987

积分

未知游客(0)

积分
-8987
22#
发表于 2008-4-3 22:36 | 只看该作者
学习了,。。。。。。

0

主题

6

帖子

-1万

积分

未知游客(0)

积分
-12000
23#
发表于 2008-4-7 14:37 | 只看该作者
受益匪浅!!

40

主题

435

帖子

1741

积分

四级会员(40)

Rank: 4Rank: 4Rank: 4Rank: 4

积分
1741
24#
发表于 2008-4-7 14:59 | 只看该作者
好贴,学习到了一点
在交流中成长
Mail:xhymsg@gmail.com

55

主题

951

帖子

2740

积分

EDA365特邀版主

Rank: 6Rank: 6

积分
2740
25#
发表于 2008-4-8 08:30 | 只看该作者
关于stub的回答贼精彩!!! . O8 K2 n' I8 R- O, J/ D* l5 s! J
佩服!!!
sagarmatha

36

主题

341

帖子

5085

积分

五级会员(50)

Rank: 5

积分
5085
26#
发表于 2008-4-28 13:39 | 只看该作者
啥时候偶也能答疑解惑呢~~~成为高手呢~~~

32

主题

192

帖子

1597

积分

四级会员(40)

Rank: 4Rank: 4Rank: 4Rank: 4

积分
1597
27#
发表于 2008-4-30 21:06 | 只看该作者
都是高手啊

0

主题

11

帖子

-1万

积分

未知游客(0)

积分
-12193
28#
发表于 2008-5-4 09:35 | 只看该作者
原帖由 alooha 于 2007-10-10 15:04 发表 6 y7 b1 z: M. E
内层精确的阻抗控制是由生产工艺决定的,跟仿不仿真没有关系,表层走线的介质一般都是半固化片,压合后还要电镀,而内层至少会有一层是芯板,另外也不需要电镀,所以内层的阻抗会比表层更加稳定。
& Q3 G; O/ Z) m, G7 b
% M: Y9 u8 w" v6 ^. ^/ ?
对阻抗控制很严格的线,我会选择TOP或者BOTTOM.原因如下:& u2 Z; H  P& D+ Z1 P
对于多层板,对于50ohm阻抗,内层往往只需要线宽6mil就够了,因为PCB加工很容易有1mil线宽的误差,则单单这项误差就能使阻抗误差达到10%.
* q1 e  e( ?5 z/ _5 i- r: e而外层,50ohm,我就可以走16mil,那么1mil线宽误差导致阻抗误差不会超过1%.
6 T- ^# P. m5 n$ U6 X. a) B1 U" a5 S, M2 _, M6 @/ k
当然内层也可以走更宽的走线,可内层要走到16mil以上走线,则PCB会太厚太厚.; w* E& }- E. _& ?; |( S3 A$ O6 \
: v* V/ E& @4 o* L: b9 B
所以个人倾向于把需要阻抗控制很严格的信号走表层.这些信号一般是模拟,射频,时钟等!而普通的数字信号线更注意的是阻抗的一致性.

评分

参与人数 1贡献 +4 收起 理由
infotech + 4 感谢分享

查看全部评分

14

主题

146

帖子

711

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
711
29#
发表于 2008-5-10 09:36 | 只看该作者
那按你这么说的话 那数据地址等线,要求阻抗控制的,你是没有办法走表层的啊.16MIL的线怎么走的出来啊,即便是你走的出来,那要是要求做等长的时候你怎么做啊? 要是个别的几根线 按你这么说的还可以 不过器件的干涉是不是会很严重啊?

80

主题

208

帖子

764

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
764
30#
发表于 2008-5-11 14:50 | 只看该作者
原帖由 alooha 于 2007-10-9 16:33 发表
( D; k2 z! o9 A2 n7 r, i/ C2 [! f" N这是个鱼和熊掌不可兼得的问题,下面简单说下内外层布线的特点:
" N; J3 J  [1 U9 x(1)表层(TOP和BOTTOM层)布线
1 I3 u; f. `* v! ]+ N5 G2 x4 }         分析一下表层布线的环境,线的一侧是介质,一侧是空气(忽略阻焊油漆),等效介电常数小于中间层,传输线 ...

- n+ |3 v8 m/ q+ I
5 n- Q, F# D' f: d* W讨论一下对于时钟线的处理
4 E6 J# y3 G& f: Y6 e# \
1 H( i2 o0 F- d3 Z. Z现在的元器件一般都是表贴元件,所以,对于时钟线,我一般都走表层,目的是不打过孔。走内层的话,至少要在时钟线上打两个过孔。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

巢课

关于我们|手机版|EDA365 ( 粤ICP备18020198号 )

GMT+8, 2025-7-4 05:33 , Processed in 0.119754 second(s), 31 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表