【问高手】关于多层板的布局布线的问题

xang1yang2 · 发表于 2011-11-30 20:30

很好的学习贴，讨论的都是高手啊！

听天由命 · 发表于 2011-12-5 23:29

提示: 作者被禁止或删除内容自动屏蔽

passion2011 · 发表于 2011-12-6 21:59

学习了

cyx · 发表于 2011-12-7 10:34

谢谢，学习了

mimixigu · 发表于 2012-1-14 22:53

我是刚接触layout的，半年时间，现在接到一块6.5G的板子，感觉不知道怎么弄，好纠结

redeveryday · 发表于 2012-2-5 15:37

学习了,谢谢.

lht-tz · 发表于 2012-2-6 16:49

太完美了

kfshrs · 发表于 2012-2-19 11:49

厉害

DAA008 · 发表于 2012-2-20 09:27

本帖最后由 DAA008 于 2012-2-20 09:56 编辑

clandey 发表于 2008-12-9 15:46
( S) h3 L b+ t. \3 ^晶振的布局一般很靠近芯片，走线一般都很短，所以我也倾向走表层，也没见EMI有什么问题。不过我见过的晶振才 ...

如果是石英震盪器送出給晶片的走線，建議是走得又短，又在外層。
誠如上方討論，走內層的好處是crosstalk又少，阻抗控制得又準。

走線本身會有電容性，拉越長就越多，
若要走內層則無可避免得打額外的via，這又增加額外的電容性。

這一點點電容性一般走線對一般串列訊號是很少差別的，
除非走線又長(ex:>15")速度又快(ex:>6Gbps)。
但對於震盪器輸出的地方而言，這點點電容會影響震盪的頻率，
電容越大影響就越多，會造成晶片接收clock訊號頻率差異而無法滿足spec。

至於不是從震盪器出來的一般的晶片互傳的clock訊號，
走得越長的話盡量把它埋到內層，短短的話就沒啥差了～