【问高手】关于多层板的布局布线的问题

matice

原帖由 alooha 于 2007-10-9 16:33 发表
, d! W; C: b- t  `1 V( b7 Q这是个鱼和熊掌不可兼得的问题，下面简单说下内外层布线的特点：
（1）表层（TOP和BOTTOM层）布线
         分析一下表层布线的环境，线的一侧是介质，一侧是空气（忽略阻焊油漆），等效介电常数小于中间层，传输线 ...

讨论一下对于时钟线的处理
' [' G- g/ v6 s9 d/ r. K
6 R: w9 L! @% c0 A5 W3 D现在的元器件一般都是表贴元件，所以，对于时钟线，我一般都走表层，目的是不打过孔。走内层的话，至少要在时钟线上打两个过孔。

浪子

原帖由 PL281 于 2008-5-4 09:35 发表

* o0 U2 n* c9 W2 s0 w/ W
% Y$ S+ F8 R3 k7 D0 |7 B! ~% ?对阻抗控制很严格的线,我会选择TOP或者BOTTOM.原因如下:
对于多层板,对于50ohm阻抗,内层往往只需要线宽6mil就够了,因为PCB加工很容易有1mil线宽的误差,则单单这项误差就能使阻抗误差达到10%.
而外层,50ohm,我就 ...

5 e$ [5 N1 i6 j3 S$ j  t# v+ w这位仁兄说他倾向于把时钟布在表层，可我认为：现在EMC、EMI要求越来越高，辐射方面也要控制得很好，布在内层会好多。
* R0 j; h) r) w. t, b; Q8 S
& \9 S& w+ G! o: [1 N高手们你们怎么看呢，给小弟一个建议吧~~期待中。。。。。。。。。。

wan

受益了, 这方面知识匮乏, 还须多看些资料啊,

xiebo3000

我也是第一次来这里，受益匪浅啊

hohobetty

我到是听不懂，太深奥了

kyzone

醍醐灌顶呀！！！此贴犹如一盏明灯，强烈建议加精！！

chfj3974

高手坐堂，受益匪浅 。

PCBSALES

受益 ,谢谢!

ieracll

很多东西都是第一次接触到啊。
: ]1 b% z8 O) Q+ R" y  Z希望大虾们多发点这样的帖子。

aguitu

学习中

changliu

顶到吐血

yingjuan

(1)除了周期信号，再有就是高频的数据信号，在top上走也会有强辐射吧？它们的走线会有什么特点？如何较好的处理
/ Z+ E  l7 S7 |7 o& K7 u  P$ i
对于频率非常高的信号（比如10G），一般我们是需要布在表层，不打过孔，采取共面地的形式布线，并在旁边的地上均匀加上via，这样阻抗和EMC方面都考虑到了

clandey

晶振的布局一般很靠近芯片，走线一般都很短，所以我也倾向走表层，也没见EMI有什么问题。不过我见过的晶振才几十MHz而已，其它的clock我就选择走内层。也想知道高手们都是怎么处理的。