★★★ 大家一起学PADS （一）★★★......【有问必答贴】

Ziper_EDA

' u6 ~" q" `. W. ^, p请教LZ,make like reuse有哪些需要注意的吗?
5 V" ^, t8 R' r2 M' ~
* B) N* A7 [% Z% j) rjimmy:
. e" j2 ~: ^, o  w% r+ p% d1 R同样的元件类型,同样的元件编号,同样的连接网络.

jimmy

原帖由 zltwin 于 2008-12-5 11:50 发表
+ N* f. h- q! a  ~) N6 X" Z0 h# D由于层面比较多，想通过设置快揵键来查看各个层面，请问有没有这个设置啊

/ E. h/ x/ H  L' c3 ~2 d, z
Ln

/ {! z, X2 J# J5 D! I: y% V* jn是你要切换的层

' M2 {0 S  Q6 M! x( [- B  T比如你要切换到第3层，请输入：L3
) _. X2 }' a( J/ T然后回车

jimmy

原帖由 Ziper_EDA 于 2008-12-9 13:01 发表
请教LZ,make like reuse有哪些需要注意的吗?

5 v; R: y9 R/ T9 C同样的元件类型,同样的元件编号,同样的连接网络.

jimmy

原帖由 beauty201 于 2008-12-5 14:25 发表
请问分群的号是多少啊

群号:19421245

smiling927

向楼主请教： ORCAD画的原理图，pads2007画的板，为方便贴板，如何把相应元器件的值显示在LAY好的PCB板的丝印层上并打印出来  示例如下：

lixbsky

2 k. d* L0 P1 {; {
请教楼主
铺铜是 出现错误，说叫我减少SMOOTH 和COPER OUTLINE WIDTH
我该怎么做啊

  [% G( o4 E3 V" ?8 O$ m7 ojimmy:

你画灌铜边框的时候,线宽用得太大了.
% g" t; s3 o) ?, t* B) W
6 z9 u, |: X  B, a你选中灌铜shape,将线宽改为6-20mil之间就可以了
& X# I' K" a7 s9 ?5 T
[ 本帖最后由 jimmy 于 2008-12-20 19:41 编辑 ]

jimmy

原帖由 smiling927 于 2008-12-18 16:53 发表
+ `: u1 b2 |! ~! h向楼主请教： ORCAD画的原理图，pads2007画的板，为方便贴板，如何把相应元器件的值显示在LAY好的PCB板的丝印层上并打印出来  示例如下：

0 `" l$ r! g9 ^# Y& B, H; H0 N
1, orcad导网表时需要导入value这一项,以后才能在PCB上面进行标识和打印.
2 ~6 U& {' p/ m
% c* Y# L3 ^# t) [6 D5 L如果刚开始就没有导value这一项,可以这样做
4 o4 x: J; b4 _* d0 i
1 w; D/ F+ r5 C$ T$ c: Q% q3 @2, 将orcad重新生成网表文件,这时一定要加上value这一项,然后进行ECO更新.这样子PCB上面的元件就有相应元器件的值了.

zhanghe6340416

兄弟，不要偷懒啊。那个走出来的东西根本不能用的。。
- x5 u9 V/ S, R; k2 t8 l& `你装好的PADS后，里面有个PADS Router。。这个里面有个自动走线。不过要先设置好走线规则。

sujd_01

我在处理DDR的时候，由于是用ORCAD生成的，所以在pin pair中有一些不能满足要求，例如：
; D- ]* u$ |1 ^$ d5 c& x6 t/ }. y               | DDR IC1 |
source(ADD0)-->  | DDR IC2 |     Pull up(1.25V)
' M/ B/ }% R( K$ `' @# h, d' s                          | DDR IC3 |
: I9 z5 j7 m/ H- S% I                          | DDR IC4 |
即：ADD0上拉，ADD0至DDR IC 1/2/3/4等长，但是在Pin pair中出现的是：ADD0-->DDR IC1  DDRIC1-->DDRIC2  DDRIC2-->DDRIC3  ADDO-->DDR IC4  DDR IC2-->+1.25v.是不是我必须得到ECO下一个个的更改 Pin pair呢？着急啊

sujd_01

我在处理DDR的时候，由于是用ORCAD生成的，所以在pin pair中有一些不能满足要求，例如：
# n2 Q' o4 R0 T                 | DDR IC1 |
source(ADD0)-->  | DDR IC2 |     Pull up(1.25V)
                          | DDR IC3 |
% L: |' x7 @( e4 X, h4 _$ F                          | DDR IC4 |
即：ADD0上拉，ADD0至DDR IC 1/2/3/4等长，但是在Pin pair中出现的是：ADD0-->DDR IC1  DDRIC1-->DDRIC2  DDRIC2-->DDRIC3  ADDO-->DDR IC4  DDR IC2-->+1.25v.是不是我必须得到ECO下一个个的更改 Pin pair呢？即改成：ADD0-->DDR IC1   ADD0-->DDR IC2   ADD0-->DDR IC3   ADD0-->DDR IC4  ADD0-->+1.25V,然后设定布线规则。着急啊

回复:
你的pin pair有点怪,你能否将这部份的原理图截图上来呢／
% G* k# B# b* ]2 P9 E7 c; |
如果你的网表就是ADD0-->DDR IC1  DDRIC1-->DDRIC2  DDRIC2-->DDRIC3  ADDO-->DDR IC4  DDR IC2-->+1.25v,
: \9 r* x6 W) V( i
是不允许改ECO的,那样会改变了整个的连接关系.
" Q0 n+ ^: V# X* d5 |1 H' J
* f* C/ g5 {5 K) b建议你把这部份的图纸发图上来.
. ~+ g  T/ @+ u( y! Q5 [
- p) w4 m) c8 F* F% c. `[ 本帖最后由 jimmy 于 2008-12-23 21:04 编辑 ]

beancurd

楼主能否把自己学习pads的过程说一下或者谈一下学习方法、步骤、建议等，好让我们初学者受用。
6 ^+ |  k: w; e& F7 g" f
回复:
. ~9 s7 b! w* P% m3 W5 E
先看教程,然后跟着教程操作一次.

# w  q! g6 a# I$ P1 O9 e% \最好找个完整的图纸,从建库到绘制原理图到PCB设计,最后出gerber.
  c& D; ]  E" u: P6 |
8 u5 M  o8 Q5 k( Z% _  t6 w整个流程跑一次,中间有任何问题记录下来,然后根据教程来找出解决方法,
+ ~% O, ^* {, Y) ?# Z
  \4 _+ g  |/ v1 W4 b还可以请教高手.
8 i9 `) ]3 m. A$ H
* Q  ?# m2 L. _: C然后再进行总结.

建议:多画板,多总结.
; P* F9 Z. I2 M) N0 t

8 Z2 J, Y0 c6 T4 o

1 z( A& b# @7 B[ 本帖最后由 jimmy 于 2008-12-27 21:30 编辑 ]

jeremy

各说各的，感觉好乱哦～～

kevin516

请问用pads2005给电源层铺铜的时候，如果电源和地选的是CAM平面，可不可以自定义铺铜的面积大小啊？就是想让板子靠近边框的地方不铺铜可以么？应该如何操作啊？

答:用line画出一条隔离带就行了.如下图


' @1 j) G9 [8 `6 a: n[ 本帖最后由 jimmy 于 2008-12-24 20:39 编辑 ]

wrd1986

现在我拿到方案公司protel 99se的文件，因为我不会用protel 99se现在我把它转成ＰＡＤＳ文件了，但是有个问题现在弄不好，我现在想修改修改不了，是过孔过不了，其它的都是好的，现在ＰＡＤＳ里面我打开了有３层板．就是改不回两层．现在我都还不知道为什么！请个位高手指点指点．ＱＱ８７３３２６６０４
! V' E4 {# h8 w1 p油箱wang.ruida@163.com
& r' o% m% z7 x6 t8 y谢谢！
) s& G4 E0 N0 C
- m0 A+ S6 d, i& R答:把第三层的信息包括过孔,线条等删掉就可以改回双面板了.
5 n5 b% w- ?0 r5 G1 G
或者出gerber时不添加第三层就可以了
% _: a# Q( O1 I$ t2 g! o( R/ d
8 [* c- h" X% o8 m  L7 V[ 本帖最后由 jimmy 于 2008-12-24 20:41 编辑 ]

wrd1986

修改铺铜区