★★★ 大家一起学PADS （一）★★★......【有问必答贴】

Ziper_EDA

$ N* X9 @5 H* L9 m4 |- o& \  N
请教LZ,make like reuse有哪些需要注意的吗?

) F+ x( z, v0 b3 z2 Jjimmy:
同样的元件类型,同样的元件编号,同样的连接网络.

jimmy

原帖由 zltwin 于 2008-12-5 11:50 发表
由于层面比较多，想通过设置快揵键来查看各个层面，请问有没有这个设置啊

Ln
) Q1 b# O) \( c& E
n是你要切换的层

8 F# [  a% v! U5 b6 h比如你要切换到第3层，请输入：L3
然后回车

jimmy

原帖由 Ziper_EDA 于 2008-12-9 13:01 发表
请教LZ,make like reuse有哪些需要注意的吗?

0 s: m3 J/ {& }( g$ g% r
同样的元件类型,同样的元件编号,同样的连接网络.

jimmy

原帖由 beauty201 于 2008-12-5 14:25 发表
0 U8 |- q) ~$ K* e" Y请问分群的号是多少啊

: D4 q3 X  f8 Y. w8 L群号:19421245

smiling927

向楼主请教： ORCAD画的原理图，pads2007画的板，为方便贴板，如何把相应元器件的值显示在LAY好的PCB板的丝印层上并打印出来  示例如下：

lixbsky

请教楼主
0 ]% h: j/ p3 |* u3 v0 ?( B铺铜是 出现错误，说叫我减少SMOOTH 和COPER OUTLINE WIDTH
3 q7 F; b5 M- X5 r我该怎么做啊
0 I6 q* [" @$ P+ R1 t
jimmy:
, b' m7 A) A2 y4 z# Z! {
你画灌铜边框的时候,线宽用得太大了.
3 I1 X4 u0 R. z7 ~
' R; m7 n9 ?' p6 s( n1 K你选中灌铜shape,将线宽改为6-20mil之间就可以了

[ 本帖最后由 jimmy 于 2008-12-20 19:41 编辑 ]

jimmy

原帖由 smiling927 于 2008-12-18 16:53 发表
向楼主请教： ORCAD画的原理图，pads2007画的板，为方便贴板，如何把相应元器件的值显示在LAY好的PCB板的丝印层上并打印出来  示例如下：

4 d( v5 \& D6 `, r
- @5 `7 h/ H. ~: y1, orcad导网表时需要导入value这一项,以后才能在PCB上面进行标识和打印.

如果刚开始就没有导value这一项,可以这样做
) A1 @. E+ J1 q  m. c5 i7 b
' X' A% {' X1 h& W2, 将orcad重新生成网表文件,这时一定要加上value这一项,然后进行ECO更新.这样子PCB上面的元件就有相应元器件的值了.

zhanghe6340416

兄弟，不要偷懒啊。那个走出来的东西根本不能用的。。
& ]) r  {: E: q7 P你装好的PADS后，里面有个PADS Router。。这个里面有个自动走线。不过要先设置好走线规则。

sujd_01

我在处理DDR的时候，由于是用ORCAD生成的，所以在pin pair中有一些不能满足要求，例如：
               | DDR IC1 |
5 Y8 @) q8 o' g* Asource(ADD0)-->  | DDR IC2 |     Pull up(1.25V)
: p8 q1 R1 O4 s4 f0 ^( }" V                          | DDR IC3 |
                          | DDR IC4 |
. z/ u3 I) {  v8 D- {即：ADD0上拉，ADD0至DDR IC 1/2/3/4等长，但是在Pin pair中出现的是：ADD0-->DDR IC1  DDRIC1-->DDRIC2  DDRIC2-->DDRIC3  ADDO-->DDR IC4  DDR IC2-->+1.25v.是不是我必须得到ECO下一个个的更改 Pin pair呢？着急啊

sujd_01

我在处理DDR的时候，由于是用ORCAD生成的，所以在pin pair中有一些不能满足要求，例如：
                 | DDR IC1 |
; ]+ W3 i) Z  ^6 ~/ A) ~* Psource(ADD0)-->  | DDR IC2 |     Pull up(1.25V)
% H* m! E0 l6 `7 O+ M                          | DDR IC3 |
- @, q3 Q: o1 M4 f2 k& `                          | DDR IC4 |
即：ADD0上拉，ADD0至DDR IC 1/2/3/4等长，但是在Pin pair中出现的是：ADD0-->DDR IC1  DDRIC1-->DDRIC2  DDRIC2-->DDRIC3  ADDO-->DDR IC4  DDR IC2-->+1.25v.是不是我必须得到ECO下一个个的更改 Pin pair呢？即改成：ADD0-->DDR IC1   ADD0-->DDR IC2   ADD0-->DDR IC3   ADD0-->DDR IC4  ADD0-->+1.25V,然后设定布线规则。着急啊

回复:
0 j1 y0 u- ~# V$ n你的pin pair有点怪,你能否将这部份的原理图截图上来呢／

如果你的网表就是ADD0-->DDR IC1  DDRIC1-->DDRIC2  DDRIC2-->DDRIC3  ADDO-->DDR IC4  DDR IC2-->+1.25v,

是不允许改ECO的,那样会改变了整个的连接关系.

1 {; K/ Z6 x8 r# R2 J  p) @+ m建议你把这部份的图纸发图上来.

[ 本帖最后由 jimmy 于 2008-12-23 21:04 编辑 ]

beancurd

楼主能否把自己学习pads的过程说一下或者谈一下学习方法、步骤、建议等，好让我们初学者受用。

* d) L5 @. P' M7 l' L+ k0 D+ Q9 e5 M回复:
3 y8 R  t. c3 M- ]8 t4 S9 l
先看教程,然后跟着教程操作一次.

) R$ s+ y" ?8 d, C最好找个完整的图纸,从建库到绘制原理图到PCB设计,最后出gerber.

整个流程跑一次,中间有任何问题记录下来,然后根据教程来找出解决方法,

. o% V; m7 [3 v8 O& Y还可以请教高手.
3 Q7 U; P; o, w/ ~
然后再进行总结.

! g$ b! d, `' H& s# v建议:多画板,多总结.
" Y8 z# y% I& o



[ 本帖最后由 jimmy 于 2008-12-27 21:30 编辑 ]

jeremy

各说各的，感觉好乱哦～～

kevin516

请问用pads2005给电源层铺铜的时候，如果电源和地选的是CAM平面，可不可以自定义铺铜的面积大小啊？就是想让板子靠近边框的地方不铺铜可以么？应该如何操作啊？

4 ^% z0 q  p$ ]0 x( h% |( y答:用line画出一条隔离带就行了.如下图
, t# K* G# t( d, u# ]
1 X/ n. b- {% ?  F. m% {7 ?
8 P6 v5 ^/ E) f; l0 K[ 本帖最后由 jimmy 于 2008-12-24 20:39 编辑 ]

wrd1986

现在我拿到方案公司protel 99se的文件，因为我不会用protel 99se现在我把它转成ＰＡＤＳ文件了，但是有个问题现在弄不好，我现在想修改修改不了，是过孔过不了，其它的都是好的，现在ＰＡＤＳ里面我打开了有３层板．就是改不回两层．现在我都还不知道为什么！请个位高手指点指点．ＱＱ８７３３２６６０４
1 f6 N' \4 h5 I$ T4 R; z5 k油箱wang.ruida@163.com
谢谢！
+ F9 l. p1 G8 e% n* p/ b
6 B) _( \# C1 m: O# {  Z' T答:把第三层的信息包括过孔,线条等删掉就可以改回双面板了.
8 P) W8 r% i" i4 w) c
- t  Z, c8 {: T( k/ A或者出gerber时不添加第三层就可以了
' m9 M5 M4 q: y* I9 e
$ ]9 M, F  M- |8 e% q5 l[ 本帖最后由 jimmy 于 2008-12-24 20:41 编辑 ]

wrd1986

修改铺铜区