★★★ 大家一起学PADS （一）★★★......【有问必答贴】

qisaiman

7 E7 Z, C% e5 X' q
用的是4.0版本，转过来的pcb能够打开，不过把其中封装保存到库里，再编辑的时候没有外轮廓，不知怎吗回事，大家试试看，有没有这个问题。

jimmy:
. ^7 d) U3 X% G* m- c3 v* L  ~
元件库的外框设置在丝印层，你没有打开丝印层的color ,所以不可见。
( J; J$ P8 V9 _) E7 t5 Q( K- N
把相关层的color打开就OK了

luobin123

0 x9 @; P5 X  J( ^! |& @
问过简单的问题。。Layout中不是有自动布局和自动不线吗？
: m6 _+ v# H7 u. Y6 w: e但我没找到自动布线在啦。。麻烦版主指点12.。。

( i- V( G' d. m7 M$ z9 C3 J
4 V" s% a' c# n0 J6 Ajimmy:
: ~& r6 Z3 B& V# @. @6 _  m6 `
在router软件里面进行。

wangsong117

封装转换问题
用的是4.0版本，转过来的pcb能够打开，不过把其中封装保存到库里，再编辑的时候没有外轮廓，不知怎吗回事，大家试试看，有没有这个问题。

你封装外框所在层的颜色可能设置的是黑色,和底色一样,随意看不到~
6 v- O; S. c& X+ p6 ]7 s- S改一下丝印层的颜色就可以看的到了吧~

qisaiman

谢谢 我试试

jimmy

原帖由 hanicesnow 于 2008-9-24 14:53 发表
- B+ C* D7 i) I- S. k: _我用的是2007,别人用2005设计的板子,我用2007打开这个板子,用ORCAD10.5输出网表,再导入到这个板子中,
原理图中更改的地方在PCB中没有显示.为什么啊.请楼主帮忙.为什么还将EGND网络自己删除了.这不是白改原理图了吗, ...

, B6 ~4 r, L7 {
对ECO对比时还要选上UPDATE，这样就可以将PCB与原理图一一对应。
5 p' o% o: k( u5 O% B
0 ~2 ~% z0 ]! ^; n! IEGND网络自己删除了是你在原理图上面没有进行连接。

jimmy

4 r2 b' v/ r3 D

原帖由 hanicesnow 于 2008-9-24 14:53 发表
( Q1 H; ^$ Z6 j& ]* L/ [* z6 \  J我用的是2007,别人用2005设计的板子,我用2007打开这个板子,用ORCAD10.5输出网表,再导入到这个板子中,
原理图中更改的地方在PCB中没有显示.为什么啊.请楼主帮忙.为什么还将EGND网络自己删除了.这不是白改原理图了吗, ...

; D$ h  O7 w% e7 g4 g* ~/ U
: t( |  k2 K) ~- @: b在ECO对比的时候，要选上UPDATE。

+ \* J+ [. \( x- |, l/ [* T( O
0 X, [& w# a9 ~' R# i$ m: Y" E1 cEGND网络被删除是因为你在原理图没有连接此网络。

jimmy

已有QQ群：28326856

jimmy

自建封装方便管理，标准化。

jimmy

多请教高手吧

好的设计习惯不是能用文字表达得清楚的。
: H  R7 F2 b! N2 ]# _) K( M
- V+ B6 \, e" J0 d就像好的生活习惯一样

jimmy

原帖由 思齐 于 2008-9-26 10:59 发表
钻孔对问题
. z  v( f" b/ y# [, z1 i看到一般的PCB,都设有有限的几个钻孔对,如8层板,设1-2、2-7、7-8、1-8，可有些信号只到3层，或4、5层的，什么也要用2-7的钻孔呢？
还有个“地”的问题
手机中有模拟地和数字地，它们是布在同一层还有不 ...

% k0 ?3 p8 p. d
这是盲埋孔常识。相关的资料可到群共享下载（PADS手机盲埋孔设计资料）

: }3 r7 e" t3 `* _( j. k' @& t; z' J模拟地与数字地分开，最后在单点接地这是老生常谈的经验，相关资料可在论坛上面找到。

jimmy

原帖由 loveineda 于 2008-10-10 13:18 发表
7 Z# M7 v% }) P- G6 s初次使用PADS，出现如图中央的问题，左边的电容和右边FPGA不能正常连接！
' K- _0 r0 E8 B: I, Y$ I可能是我的走线比FPGA的管脚要粗吧，导致在DRP模式下，出现FPGA这边用非常细的线来连接
( n" a  D' p: _" z5 p这个问题能在开DRC模式下解决吗，有的话，告诉我方 ...

+ [9 m2 k1 x/ v
) `3 \4 j* J! B3 s# J9 {. g! Q那是因为你设置了安全间距不当的原因。比如你的FPGA的元件脚间距才6mil，而你的安全间距值设了10mil 或6mil以上，而又开启了DRP走线的话，当然无法连接。

我很少开着DRP走线。都是设置好显示栅格和设计栅格好，利用栅格的功能来进行走线。很少修线。

jimmy

原帖由 maozhiqiang 于 2008-10-22 15:02 发表
Value值显示问题
& a: u" d+ Y/ M$ q6 }/ o. U3 i最近画了一块板，线也弄完了，最后时，老板要求出图制版是显示出VALUE值来，
我用allegro画的原理图，PADS布的线，现在板子布好了，想加进去VALUE值，却不可以；
$ P9 W, H* g9 K关键是我最开始导网表是没在后面 ...

5 J( o5 ]) m6 ?3 v& k  m" P
用ORCAD重新生成NET，再导入进行对比，更新是可以做到的。

jimmy

原帖由 古域清流 于 2008-10-22 20:07 发表
# t. Y/ `6 ^$ l/ H: p' h( k0 o请问有尊敬的版主，我在使用LOGIC的时候，为什么不能接地？？按右键选地的时候弹出一个窗口,提示:
pin discrepency    decal gatefor gate number#   
还有就是我画线的时候可以在线走到一半的时候双击左键悬空,而 ...

8 z; j0 p6 m  [1 z可以接地。画走线的时候按SHIRT+空格就可以了，TAB可以进行却换.
, _( `+ q& I! W
请用默认设置。

jimmy

原帖由 maozhiqiang 于 2008-10-27 15:58 发表
: h2 M6 Q* H0 ~0 e# \* A求助:网表问题
% @3 J" Z' Y( Y% `+ R+ o5 A重新装了下电脑结果,输出网表时提示      :
Design Name: D:\资料\复件 FINAL.DSN
[FMT0012] Can't open first output file
#各位碰到过没有,帮忙啊,先谢谢拉!
8 H$ U) F5 w5 ^5 [% S  Z
/ |( c* l% B# a' A" ?斑竹救命

请将FINAL.DSN改为FINAL.ASC

jimmy

原帖由 qisaiman 于 2008-10-27 20:33 发表
用的是4.0版本，转过来的pcb能够打开，不过把其中封装保存到库里，再编辑的时候没有外轮廓，不知怎吗回事，大家试试看，有没有这个问题。13260

因为转过来的封装的2D线是放在顶层丝印层，而默认的显示顶层丝印层是没有设置COLORS的，你把顶层丝印层的COLORS打开就可以看到了。