★★★ 大家一起学PADS （一）★★★......【有问必答贴】

qisaiman

! G  J; ]$ B6 R/ e1 {
0 Q6 e0 V4 z( k9 w; c& D! K用的是4.0版本，转过来的pcb能够打开，不过把其中封装保存到库里，再编辑的时候没有外轮廓，不知怎吗回事，大家试试看，有没有这个问题。
* w' F: X# x! A, l1 ^( T2 z/ `
jimmy:
' Q, M- B- }7 l4 v  P) i/ f, [
, Y/ R6 j$ B8 D# K$ g* l* [5 R5 B元件库的外框设置在丝印层，你没有打开丝印层的color ,所以不可见。
, k# l+ ~5 X- A  l" U0 p
把相关层的color打开就OK了

luobin123

问过简单的问题。。Layout中不是有自动布局和自动不线吗？
8 w' G; D* l. M' l但我没找到自动布线在啦。。麻烦版主指点12.。。


6 `% u! Z- D6 C) i7 k) D) m3 ^jimmy:
6 |5 I$ C' d2 ^  Z5 M+ T: o
* ]% i& w8 @% b% U/ V在router软件里面进行。

wangsong117

封装转换问题
用的是4.0版本，转过来的pcb能够打开，不过把其中封装保存到库里，再编辑的时候没有外轮廓，不知怎吗回事，大家试试看，有没有这个问题。

% s' s, t" ^3 `% Z* W1 [; }你封装外框所在层的颜色可能设置的是黑色,和底色一样,随意看不到~
9 i& |; c- D) w" ?- Z' M$ y改一下丝印层的颜色就可以看的到了吧~

qisaiman

谢谢 我试试

jimmy

原帖由 hanicesnow 于 2008-9-24 14:53 发表
9 a  O; U2 T+ g6 ~: ?我用的是2007,别人用2005设计的板子,我用2007打开这个板子,用ORCAD10.5输出网表,再导入到这个板子中,
) o: j. a9 z5 V( U原理图中更改的地方在PCB中没有显示.为什么啊.请楼主帮忙.为什么还将EGND网络自己删除了.这不是白改原理图了吗, ...

  }, _5 o4 y) {/ n$ z
对ECO对比时还要选上UPDATE，这样就可以将PCB与原理图一一对应。

0 c' x* j/ O$ h  C& N$ S/ kEGND网络自己删除了是你在原理图上面没有进行连接。

jimmy

原帖由 hanicesnow 于 2008-9-24 14:53 发表
1 s' J8 D) f  c3 U6 i我用的是2007,别人用2005设计的板子,我用2007打开这个板子,用ORCAD10.5输出网表,再导入到这个板子中,
, V* x+ A9 H! v! |) b原理图中更改的地方在PCB中没有显示.为什么啊.请楼主帮忙.为什么还将EGND网络自己删除了.这不是白改原理图了吗, ...

: V. z% v( w  B8 ?) l
在ECO对比的时候，要选上UPDATE。

, a8 u5 Y' |3 C, V8 H8 i
3 C6 M2 V9 ?5 s; a( YEGND网络被删除是因为你在原理图没有连接此网络。

jimmy

已有QQ群：28326856

jimmy

自建封装方便管理，标准化。

jimmy

多请教高手吧

/ H% y$ N2 j2 T; H2 D好的设计习惯不是能用文字表达得清楚的。
' |0 x" U& t& A6 X- R
7 B0 ?/ P7 D4 F# U9 |就像好的生活习惯一样

jimmy

原帖由 思齐 于 2008-9-26 10:59 发表
( W" o' I  q% K' s# s6 @+ Q钻孔对问题
看到一般的PCB,都设有有限的几个钻孔对,如8层板,设1-2、2-7、7-8、1-8，可有些信号只到3层，或4、5层的，什么也要用2-7的钻孔呢？
) {/ O9 V, F; [3 O' K# t  U还有个“地”的问题
1 O/ ^+ T" W; h4 |8 B手机中有模拟地和数字地，它们是布在同一层还有不 ...

1 O! f" v1 j. Z9 {: K: Z这是盲埋孔常识。相关的资料可到群共享下载（PADS手机盲埋孔设计资料）
7 p& T- m" |! O# @5 ~6 y2 c3 d
0 p' G+ v' q4 f6 f% x  Q" z模拟地与数字地分开，最后在单点接地这是老生常谈的经验，相关资料可在论坛上面找到。

jimmy

原帖由 loveineda 于 2008-10-10 13:18 发表
初次使用PADS，出现如图中央的问题，左边的电容和右边FPGA不能正常连接！
可能是我的走线比FPGA的管脚要粗吧，导致在DRP模式下，出现FPGA这边用非常细的线来连接
$ S. ^- `6 J2 T& m2 {4 m这个问题能在开DRC模式下解决吗，有的话，告诉我方 ...

那是因为你设置了安全间距不当的原因。比如你的FPGA的元件脚间距才6mil，而你的安全间距值设了10mil 或6mil以上，而又开启了DRP走线的话，当然无法连接。

9 y9 u  n- t' A4 k' u! Y: d我很少开着DRP走线。都是设置好显示栅格和设计栅格好，利用栅格的功能来进行走线。很少修线。

jimmy

原帖由 maozhiqiang 于 2008-10-22 15:02 发表
Value值显示问题
  B- R9 d* z, u: p$ v最近画了一块板，线也弄完了，最后时，老板要求出图制版是显示出VALUE值来，
1 q* Z& ^- B/ l4 F我用allegro画的原理图，PADS布的线，现在板子布好了，想加进去VALUE值，却不可以；
关键是我最开始导网表是没在后面 ...

" R1 C" H" h/ `$ t' ~" @4 d用ORCAD重新生成NET，再导入进行对比，更新是可以做到的。

jimmy

原帖由 古域清流 于 2008-10-22 20:07 发表
5 Y$ ~. u& \& |* R' b请问有尊敬的版主，我在使用LOGIC的时候，为什么不能接地？？按右键选地的时候弹出一个窗口,提示:
' b) w8 L9 p3 l3 [& {9 I2 M- vpin discrepency    decal gatefor gate number#   
还有就是我画线的时候可以在线走到一半的时候双击左键悬空,而 ...

, @9 s7 V/ O. Z- |9 }7 q可以接地。画走线的时候按SHIRT+空格就可以了，TAB可以进行却换.

! Y# G) X( p. w请用默认设置。

jimmy

原帖由 maozhiqiang 于 2008-10-27 15:58 发表
% p& u. y' {' d0 M! ?$ F求助:网表问题
重新装了下电脑结果,输出网表时提示      :
' J: S7 v( L" E0 c& Z0 \Design Name: D:\资料\复件 FINAL.DSN
[FMT0012] Can't open first output file
" m; G7 G9 l" L; y3 N#各位碰到过没有,帮忙啊,先谢谢拉!

  N. C, Z, Z8 h8 w% o# {: @斑竹救命

: @0 s# P6 ]. q. V+ D6 G* u请将FINAL.DSN改为FINAL.ASC

jimmy

原帖由 qisaiman 于 2008-10-27 20:33 发表
* R. j! k1 m) c% H用的是4.0版本，转过来的pcb能够打开，不过把其中封装保存到库里，再编辑的时候没有外轮廓，不知怎吗回事，大家试试看，有没有这个问题。13260

6 S, o+ i- N; g/ w! b5 V
因为转过来的封装的2D线是放在顶层丝印层，而默认的显示顶层丝印层是没有设置COLORS的，你把顶层丝印层的COLORS打开就可以看到了。