★★★ 大家一起学PADS （一）★★★......【有问必答贴】

qisaiman

8 W1 G7 R( _( n% E; M用的是4.0版本，转过来的pcb能够打开，不过把其中封装保存到库里，再编辑的时候没有外轮廓，不知怎吗回事，大家试试看，有没有这个问题。
7 o2 P6 H  f4 m$ n! e
jimmy:
# K" {+ l, H. I
* D2 m; k! H) {# H元件库的外框设置在丝印层，你没有打开丝印层的color ,所以不可见。

: w' K. A+ |: i2 k& Q0 M, g把相关层的color打开就OK了

luobin123

8 v( M( e. P0 ~4 @  R0 V问过简单的问题。。Layout中不是有自动布局和自动不线吗？
6 R' m$ G$ \( F4 t% ]1 Q但我没找到自动布线在啦。。麻烦版主指点12.。。

; r+ P) _! E8 d/ [
% ^- [+ m" H  D& w% w6 o/ }jimmy:
8 |0 \. T0 g4 J% A& {
3 H3 A7 x" s& z6 M+ }在router软件里面进行。

wangsong117

封装转换问题
用的是4.0版本，转过来的pcb能够打开，不过把其中封装保存到库里，再编辑的时候没有外轮廓，不知怎吗回事，大家试试看，有没有这个问题。

+ Y5 O8 t# j2 F$ b& r& a7 U* \你封装外框所在层的颜色可能设置的是黑色,和底色一样,随意看不到~
改一下丝印层的颜色就可以看的到了吧~

qisaiman

谢谢 我试试

jimmy

原帖由 hanicesnow 于 2008-9-24 14:53 发表
我用的是2007,别人用2005设计的板子,我用2007打开这个板子,用ORCAD10.5输出网表,再导入到这个板子中,
6 r; ?/ t5 B4 g3 h. p原理图中更改的地方在PCB中没有显示.为什么啊.请楼主帮忙.为什么还将EGND网络自己删除了.这不是白改原理图了吗, ...

" \/ g/ z* Q5 u* @* A: ?3 ?" D9 \
# N) F& C6 h6 d$ k! X/ b对ECO对比时还要选上UPDATE，这样就可以将PCB与原理图一一对应。
, E+ V+ Z, u# f: L* k1 P3 c, u
3 P0 `6 g5 y3 E% \EGND网络自己删除了是你在原理图上面没有进行连接。

jimmy

/ H: ?- G* v3 C. H- @

原帖由 hanicesnow 于 2008-9-24 14:53 发表
/ A# r6 F) \! F  N+ y( \" v( L我用的是2007,别人用2005设计的板子,我用2007打开这个板子,用ORCAD10.5输出网表,再导入到这个板子中,
原理图中更改的地方在PCB中没有显示.为什么啊.请楼主帮忙.为什么还将EGND网络自己删除了.这不是白改原理图了吗, ...

6 D4 c' w- f  o6 Z% _+ h1 g4 d5 [
在ECO对比的时候，要选上UPDATE。
' x. N$ }: M$ c9 m: A, x
3 @- x" J3 d/ B  v7 ~$ m
( r* H  n( V1 E$ ~& S: z8 j$ BEGND网络被删除是因为你在原理图没有连接此网络。

jimmy

已有QQ群：28326856

jimmy

自建封装方便管理，标准化。

jimmy

多请教高手吧

好的设计习惯不是能用文字表达得清楚的。
/ V) H+ }" q' t
就像好的生活习惯一样

jimmy

原帖由 思齐 于 2008-9-26 10:59 发表
钻孔对问题
看到一般的PCB,都设有有限的几个钻孔对,如8层板,设1-2、2-7、7-8、1-8，可有些信号只到3层，或4、5层的，什么也要用2-7的钻孔呢？
1 c! j5 P: q% B, Q- \# A( c+ n7 o. q还有个“地”的问题
手机中有模拟地和数字地，它们是布在同一层还有不 ...

3 u0 H! [* W6 ]( [$ K& c. V这是盲埋孔常识。相关的资料可到群共享下载（PADS手机盲埋孔设计资料）
! L" w! v2 ^; l0 y8 `
+ j# h2 u# M% P6 h0 n: G模拟地与数字地分开，最后在单点接地这是老生常谈的经验，相关资料可在论坛上面找到。

jimmy

原帖由 loveineda 于 2008-10-10 13:18 发表
( U. o9 R2 W( O$ \7 u初次使用PADS，出现如图中央的问题，左边的电容和右边FPGA不能正常连接！
- L$ Y. u5 _' |( q可能是我的走线比FPGA的管脚要粗吧，导致在DRP模式下，出现FPGA这边用非常细的线来连接
$ O! H3 K! C$ h; S- [这个问题能在开DRC模式下解决吗，有的话，告诉我方 ...

1 E: {( c. O$ N6 r4 Z6 u9 Y& _那是因为你设置了安全间距不当的原因。比如你的FPGA的元件脚间距才6mil，而你的安全间距值设了10mil 或6mil以上，而又开启了DRP走线的话，当然无法连接。
0 B9 a7 ], ?) f7 d
我很少开着DRP走线。都是设置好显示栅格和设计栅格好，利用栅格的功能来进行走线。很少修线。

jimmy

原帖由 maozhiqiang 于 2008-10-22 15:02 发表
* L+ _) P6 h5 ?% ~5 r1 s" |9 cValue值显示问题
9 @9 B6 W' k* _9 f' `. |. M最近画了一块板，线也弄完了，最后时，老板要求出图制版是显示出VALUE值来，
我用allegro画的原理图，PADS布的线，现在板子布好了，想加进去VALUE值，却不可以；
- G) P; e$ ]0 I# @/ j关键是我最开始导网表是没在后面 ...

) I/ R* L5 o- V9 E
用ORCAD重新生成NET，再导入进行对比，更新是可以做到的。

jimmy

原帖由 古域清流 于 2008-10-22 20:07 发表
请问有尊敬的版主，我在使用LOGIC的时候，为什么不能接地？？按右键选地的时候弹出一个窗口,提示:
pin discrepency    decal gatefor gate number#   
还有就是我画线的时候可以在线走到一半的时候双击左键悬空,而 ...

可以接地。画走线的时候按SHIRT+空格就可以了，TAB可以进行却换.

4 f: v4 p0 d+ `( S# J3 L4 c$ i请用默认设置。

jimmy

原帖由 maozhiqiang 于 2008-10-27 15:58 发表
求助:网表问题
重新装了下电脑结果,输出网表时提示      :
Design Name: D:\资料\复件 FINAL.DSN
[FMT0012] Can't open first output file
- {+ l6 v6 {% A( v. J6 f#各位碰到过没有,帮忙啊,先谢谢拉!

# I7 Q, I& V% P- s, Q- s斑竹救命

请将FINAL.DSN改为FINAL.ASC

jimmy

原帖由 qisaiman 于 2008-10-27 20:33 发表
+ {/ a$ l- }* Z3 `1 I( ]) u用的是4.0版本，转过来的pcb能够打开，不过把其中封装保存到库里，再编辑的时候没有外轮廓，不知怎吗回事，大家试试看，有没有这个问题。13260

9 s$ @4 [0 b; B7 n, M7 d9 L因为转过来的封装的2D线是放在顶层丝印层，而默认的显示顶层丝印层是没有设置COLORS的，你把顶层丝印层的COLORS打开就可以看到了。