★★★ 大家一起学PADS （一）★★★......【有问必答贴】

qisaiman

用的是4.0版本，转过来的pcb能够打开，不过把其中封装保存到库里，再编辑的时候没有外轮廓，不知怎吗回事，大家试试看，有没有这个问题。
" J0 {+ [* f+ `$ H4 r# I, G# v
jimmy:
. r- h4 E* X/ ~3 m" _1 z
元件库的外框设置在丝印层，你没有打开丝印层的color ,所以不可见。
. {$ p. S. {8 k' z1 a: C
3 i2 J: s3 q5 ~! R: |- t把相关层的color打开就OK了

luobin123

9 L9 q. O. b3 t1 L' w: `9 h. m9 E1 ?
4 d& r' s8 N) k: }' R9 L% E: s' ^1 R问过简单的问题。。Layout中不是有自动布局和自动不线吗？
但我没找到自动布线在啦。。麻烦版主指点12.。。

& Y% P; _5 R. U. u/ _
jimmy:
3 u6 F8 x, |: C. J, z" G; I
$ E/ k! g$ n8 _& @. n: @" A& U在router软件里面进行。

wangsong117

封装转换问题
* p4 b& B* I0 w& w0 Q8 D用的是4.0版本，转过来的pcb能够打开，不过把其中封装保存到库里，再编辑的时候没有外轮廓，不知怎吗回事，大家试试看，有没有这个问题。

8 s9 o# G/ r1 \; U2 e, D" B0 D3 q你封装外框所在层的颜色可能设置的是黑色,和底色一样,随意看不到~
改一下丝印层的颜色就可以看的到了吧~

qisaiman

谢谢 我试试

jimmy

原帖由 hanicesnow 于 2008-9-24 14:53 发表
$ P8 J8 \# P( o6 M8 W3 Z" Z+ S) j3 w我用的是2007,别人用2005设计的板子,我用2007打开这个板子,用ORCAD10.5输出网表,再导入到这个板子中,
" K. Z# N$ Q) n; I' Z( Y1 \原理图中更改的地方在PCB中没有显示.为什么啊.请楼主帮忙.为什么还将EGND网络自己删除了.这不是白改原理图了吗, ...

. h8 C3 D1 E5 w4 F$ O7 b; d- X3 Q9 C
对ECO对比时还要选上UPDATE，这样就可以将PCB与原理图一一对应。

! j  K+ o/ q2 @EGND网络自己删除了是你在原理图上面没有进行连接。

jimmy

原帖由 hanicesnow 于 2008-9-24 14:53 发表
我用的是2007,别人用2005设计的板子,我用2007打开这个板子,用ORCAD10.5输出网表,再导入到这个板子中,
7 H( j" f1 f! D: e( q& M3 W: R( B原理图中更改的地方在PCB中没有显示.为什么啊.请楼主帮忙.为什么还将EGND网络自己删除了.这不是白改原理图了吗, ...

在ECO对比的时候，要选上UPDATE。

, a( F, l' ^0 v" N* g' }- x+ G
/ k' {8 i1 F- o8 J2 e& uEGND网络被删除是因为你在原理图没有连接此网络。

jimmy

已有QQ群：28326856

jimmy

自建封装方便管理，标准化。

jimmy

多请教高手吧

2 N6 K4 m5 H' |2 Y好的设计习惯不是能用文字表达得清楚的。
# o1 n, w( D1 i; u
就像好的生活习惯一样

jimmy

原帖由 思齐 于 2008-9-26 10:59 发表
钻孔对问题
. J& Z( L2 X, b6 [* I看到一般的PCB,都设有有限的几个钻孔对,如8层板,设1-2、2-7、7-8、1-8，可有些信号只到3层，或4、5层的，什么也要用2-7的钻孔呢？
& D1 F9 W) \4 e5 j5 n8 C9 B9 P还有个“地”的问题
手机中有模拟地和数字地，它们是布在同一层还有不 ...

! u; F6 M! a- [& O! f* n
  z+ s7 N, w' @( j6 ?1 N. b6 ^这是盲埋孔常识。相关的资料可到群共享下载（PADS手机盲埋孔设计资料）
( Z8 O& j- a  G* N$ M4 L6 }" _
模拟地与数字地分开，最后在单点接地这是老生常谈的经验，相关资料可在论坛上面找到。

jimmy

原帖由 loveineda 于 2008-10-10 13:18 发表
. t3 P1 t# y  K初次使用PADS，出现如图中央的问题，左边的电容和右边FPGA不能正常连接！
可能是我的走线比FPGA的管脚要粗吧，导致在DRP模式下，出现FPGA这边用非常细的线来连接
; i( |* d0 t- @6 a3 q; e这个问题能在开DRC模式下解决吗，有的话，告诉我方 ...

那是因为你设置了安全间距不当的原因。比如你的FPGA的元件脚间距才6mil，而你的安全间距值设了10mil 或6mil以上，而又开启了DRP走线的话，当然无法连接。

我很少开着DRP走线。都是设置好显示栅格和设计栅格好，利用栅格的功能来进行走线。很少修线。

jimmy

原帖由 maozhiqiang 于 2008-10-22 15:02 发表
; Q0 a# X6 d* ~Value值显示问题
最近画了一块板，线也弄完了，最后时，老板要求出图制版是显示出VALUE值来，
/ y5 `) T1 l; R, X$ f; A我用allegro画的原理图，PADS布的线，现在板子布好了，想加进去VALUE值，却不可以；
! l' n0 L0 G% Q; A: ]+ k5 T关键是我最开始导网表是没在后面 ...

8 v2 L) h  t: M! t! ?用ORCAD重新生成NET，再导入进行对比，更新是可以做到的。

jimmy

原帖由 古域清流 于 2008-10-22 20:07 发表
请问有尊敬的版主，我在使用LOGIC的时候，为什么不能接地？？按右键选地的时候弹出一个窗口,提示:
pin discrepency    decal gatefor gate number#   
- V  Z! F& Q9 n4 n8 A: v3 G还有就是我画线的时候可以在线走到一半的时候双击左键悬空,而 ...

3 u! T0 k: ^# V

可以接地。画走线的时候按SHIRT+空格就可以了，TAB可以进行却换.
' c+ p( t4 [0 v6 l7 T
请用默认设置。

jimmy

原帖由 maozhiqiang 于 2008-10-27 15:58 发表
$ Y+ `1 _" C1 h4 D求助:网表问题
8 f. ^, \# c2 D8 F. {重新装了下电脑结果,输出网表时提示      :
8 z% B4 n0 c) {+ EDesign Name: D:\资料\复件 FINAL.DSN
[FMT0012] Can't open first output file
4 ]5 H; P7 q2 k3 R) B#各位碰到过没有,帮忙啊,先谢谢拉!
0 t/ ]0 \3 Q9 j
斑竹救命

: H# N* b. d% U. ]请将FINAL.DSN改为FINAL.ASC

jimmy

原帖由 qisaiman 于 2008-10-27 20:33 发表
: i9 k5 W/ O# k* @6 b' Q用的是4.0版本，转过来的pcb能够打开，不过把其中封装保存到库里，再编辑的时候没有外轮廓，不知怎吗回事，大家试试看，有没有这个问题。13260

/ [! Z* I! W/ b0 F/ \! E0 y因为转过来的封装的2D线是放在顶层丝印层，而默认的显示顶层丝印层是没有设置COLORS的，你把顶层丝印层的COLORS打开就可以看到了。