★★★ 大家一起学PADS （一）★★★......【有问必答贴】

qisaiman

# Z0 v; E3 z6 _; E用的是4.0版本，转过来的pcb能够打开，不过把其中封装保存到库里，再编辑的时候没有外轮廓，不知怎吗回事，大家试试看，有没有这个问题。

jimmy:
( m: P. G/ Y0 k, \
元件库的外框设置在丝印层，你没有打开丝印层的color ,所以不可见。

把相关层的color打开就OK了

luobin123

问过简单的问题。。Layout中不是有自动布局和自动不线吗？
但我没找到自动布线在啦。。麻烦版主指点12.。。
4 {7 S4 f" A- s" o; {# Y3 H' R, M

jimmy:
: ~7 ^( `4 n1 ?/ F1 X
在router软件里面进行。

wangsong117

封装转换问题
用的是4.0版本，转过来的pcb能够打开，不过把其中封装保存到库里，再编辑的时候没有外轮廓，不知怎吗回事，大家试试看，有没有这个问题。
5 S5 _# H  B+ u3 h1 F5 d
你封装外框所在层的颜色可能设置的是黑色,和底色一样,随意看不到~
改一下丝印层的颜色就可以看的到了吧~

qisaiman

谢谢 我试试

jimmy

原帖由 hanicesnow 于 2008-9-24 14:53 发表
; a) X) ^6 U, p* i1 Z. Z) t1 j9 s我用的是2007,别人用2005设计的板子,我用2007打开这个板子,用ORCAD10.5输出网表,再导入到这个板子中,
- Z) B7 r6 a& ?& j% ?* t5 B1 ]原理图中更改的地方在PCB中没有显示.为什么啊.请楼主帮忙.为什么还将EGND网络自己删除了.这不是白改原理图了吗, ...

" E  X1 N) h6 ^6 u- |对ECO对比时还要选上UPDATE，这样就可以将PCB与原理图一一对应。

  S! m) s, l% u/ k0 Y) q: GEGND网络自己删除了是你在原理图上面没有进行连接。

jimmy

3 x( d2 Q) F( m' }

原帖由 hanicesnow 于 2008-9-24 14:53 发表
3 S- G1 a* k! T3 i, R' s我用的是2007,别人用2005设计的板子,我用2007打开这个板子,用ORCAD10.5输出网表,再导入到这个板子中,
" S" b; Q! Y1 _原理图中更改的地方在PCB中没有显示.为什么啊.请楼主帮忙.为什么还将EGND网络自己删除了.这不是白改原理图了吗, ...

5 ]9 ~2 r5 I# K/ @: q1 o; M
" H' V2 r2 q+ o1 ~+ X, S3 d0 o在ECO对比的时候，要选上UPDATE。
+ R  s" B$ l3 Y* x* t" g" e

: K" e$ E4 k8 x2 ?: Q; iEGND网络被删除是因为你在原理图没有连接此网络。

jimmy

已有QQ群：28326856

jimmy

自建封装方便管理，标准化。

jimmy

多请教高手吧
( Y' s& L6 V: r( G7 X, I
好的设计习惯不是能用文字表达得清楚的。

! W9 o! Y9 i- k, M/ b就像好的生活习惯一样

jimmy

原帖由 思齐 于 2008-9-26 10:59 发表
6 q) K/ I8 P2 P' c9 z- P: w钻孔对问题
# F6 t. P5 Y) U: P  Z1 \' G看到一般的PCB,都设有有限的几个钻孔对,如8层板,设1-2、2-7、7-8、1-8，可有些信号只到3层，或4、5层的，什么也要用2-7的钻孔呢？
还有个“地”的问题
手机中有模拟地和数字地，它们是布在同一层还有不 ...

* B8 o; L" Q: i: E4 K+ x* z" j3 z这是盲埋孔常识。相关的资料可到群共享下载（PADS手机盲埋孔设计资料）

( s+ {* r; @4 m3 ]% T4 i3 y模拟地与数字地分开，最后在单点接地这是老生常谈的经验，相关资料可在论坛上面找到。

jimmy

原帖由 loveineda 于 2008-10-10 13:18 发表
' ~$ w9 y1 N9 b6 \0 h初次使用PADS，出现如图中央的问题，左边的电容和右边FPGA不能正常连接！
: H# A& }! T/ [8 E! p4 a可能是我的走线比FPGA的管脚要粗吧，导致在DRP模式下，出现FPGA这边用非常细的线来连接
这个问题能在开DRC模式下解决吗，有的话，告诉我方 ...

那是因为你设置了安全间距不当的原因。比如你的FPGA的元件脚间距才6mil，而你的安全间距值设了10mil 或6mil以上，而又开启了DRP走线的话，当然无法连接。
5 u# x( O, ?0 G. C- G, b
  j) z* [/ s4 ?* z0 E9 ^4 R我很少开着DRP走线。都是设置好显示栅格和设计栅格好，利用栅格的功能来进行走线。很少修线。

jimmy

原帖由 maozhiqiang 于 2008-10-22 15:02 发表
) |% G! l3 y2 Z; O+ dValue值显示问题
最近画了一块板，线也弄完了，最后时，老板要求出图制版是显示出VALUE值来，
我用allegro画的原理图，PADS布的线，现在板子布好了，想加进去VALUE值，却不可以；
; @3 [& P! m) q8 u( c: D7 {: P0 P关键是我最开始导网表是没在后面 ...

  J( Z# a( p0 a) W+ m9 p用ORCAD重新生成NET，再导入进行对比，更新是可以做到的。

jimmy

原帖由 古域清流 于 2008-10-22 20:07 发表
请问有尊敬的版主，我在使用LOGIC的时候，为什么不能接地？？按右键选地的时候弹出一个窗口,提示:
$ `3 n+ [  c( Q3 q! f2 L0 apin discrepency    decal gatefor gate number#   
还有就是我画线的时候可以在线走到一半的时候双击左键悬空,而 ...

' W1 K, j/ }* C) j: A) `
: r6 s9 V: H% y
- X9 ]; A1 v2 }! x  s/ G! U可以接地。画走线的时候按SHIRT+空格就可以了，TAB可以进行却换.
7 S* V: C7 ], C0 Z# a, \  l
) h; J. X; n) E- G% p' m请用默认设置。

jimmy

原帖由 maozhiqiang 于 2008-10-27 15:58 发表
, V$ g) d! O1 D! w4 U: P求助:网表问题
重新装了下电脑结果,输出网表时提示      :
Design Name: D:\资料\复件 FINAL.DSN
[FMT0012] Can't open first output file
) P; f' m8 k! F8 N$ m#各位碰到过没有,帮忙啊,先谢谢拉!
5 G" f% X: d: z4 `3 h6 Z& v* Y& b
- R$ A" f0 N+ V4 g! p6 u* G斑竹救命

请将FINAL.DSN改为FINAL.ASC

jimmy

原帖由 qisaiman 于 2008-10-27 20:33 发表
1 ]; i% a) ~% T2 \4 a用的是4.0版本，转过来的pcb能够打开，不过把其中封装保存到库里，再编辑的时候没有外轮廓，不知怎吗回事，大家试试看，有没有这个问题。13260

因为转过来的封装的2D线是放在顶层丝印层，而默认的显示顶层丝印层是没有设置COLORS的，你把顶层丝印层的COLORS打开就可以看到了。