★★★ 大家一起学PADS （一）★★★......【有问必答贴】

qisaiman

用的是4.0版本，转过来的pcb能够打开，不过把其中封装保存到库里，再编辑的时候没有外轮廓，不知怎吗回事，大家试试看，有没有这个问题。
7 @# b3 D/ u* e# ^0 l
jimmy:
9 t2 _6 ^% W; n& L4 q
# ]8 I  R+ W, u/ c! g) |! w元件库的外框设置在丝印层，你没有打开丝印层的color ,所以不可见。

' f6 r! t1 w; Y4 f4 _/ |, D把相关层的color打开就OK了

luobin123

5 n2 A8 A$ _  a, E" e" M
问过简单的问题。。Layout中不是有自动布局和自动不线吗？
但我没找到自动布线在啦。。麻烦版主指点12.。。
. V8 _* N% W7 @1 y
" z$ w8 I0 N0 r, G* w# c! z" X
jimmy:

在router软件里面进行。

wangsong117

封装转换问题
用的是4.0版本，转过来的pcb能够打开，不过把其中封装保存到库里，再编辑的时候没有外轮廓，不知怎吗回事，大家试试看，有没有这个问题。

+ P3 W! O% m3 v+ P, ]) P你封装外框所在层的颜色可能设置的是黑色,和底色一样,随意看不到~
% I1 w: T2 v1 Z" p, u改一下丝印层的颜色就可以看的到了吧~

qisaiman

谢谢 我试试

jimmy

原帖由 hanicesnow 于 2008-9-24 14:53 发表
我用的是2007,别人用2005设计的板子,我用2007打开这个板子,用ORCAD10.5输出网表,再导入到这个板子中,
原理图中更改的地方在PCB中没有显示.为什么啊.请楼主帮忙.为什么还将EGND网络自己删除了.这不是白改原理图了吗, ...

0 S7 P1 a% q$ q* i% F) F
2 ?. ]: d% ?0 S' i3 i对ECO对比时还要选上UPDATE，这样就可以将PCB与原理图一一对应。
  I3 c0 [& j. b( |
EGND网络自己删除了是你在原理图上面没有进行连接。

jimmy

原帖由 hanicesnow 于 2008-9-24 14:53 发表
( e+ ~. X7 h! `' V( p- T' R我用的是2007,别人用2005设计的板子,我用2007打开这个板子,用ORCAD10.5输出网表,再导入到这个板子中,
+ c) R8 D! H. o* S2 V原理图中更改的地方在PCB中没有显示.为什么啊.请楼主帮忙.为什么还将EGND网络自己删除了.这不是白改原理图了吗, ...

* B6 |# \* E8 G: {% |6 C在ECO对比的时候，要选上UPDATE。
- p) o" `$ [/ t& Z- J- ~

& z1 K) o2 v% m2 JEGND网络被删除是因为你在原理图没有连接此网络。

jimmy

已有QQ群：28326856

jimmy

自建封装方便管理，标准化。

jimmy

多请教高手吧

( Q4 E. l( d1 ?7 {0 S4 y好的设计习惯不是能用文字表达得清楚的。
/ T; g1 J6 s) e
! Y3 H( f" m8 q' z: I+ `9 {' ?  ]+ V就像好的生活习惯一样

jimmy

原帖由 思齐 于 2008-9-26 10:59 发表
( {) h* F# [% t5 s- j1 Z钻孔对问题
: z9 _4 s( j  T9 H看到一般的PCB,都设有有限的几个钻孔对,如8层板,设1-2、2-7、7-8、1-8，可有些信号只到3层，或4、5层的，什么也要用2-7的钻孔呢？
还有个“地”的问题
; ^% G, i  d! R# W( y) ~5 |$ g手机中有模拟地和数字地，它们是布在同一层还有不 ...

# [( @+ K" G! ]+ x2 q: O
$ L8 p, l& d! m8 V4 e7 j2 r这是盲埋孔常识。相关的资料可到群共享下载（PADS手机盲埋孔设计资料）
, ~* `6 e9 F5 Y$ _9 V6 F& |
& E5 R8 ^1 p$ n模拟地与数字地分开，最后在单点接地这是老生常谈的经验，相关资料可在论坛上面找到。

jimmy

原帖由 loveineda 于 2008-10-10 13:18 发表
" u/ @! J9 M9 A8 x" y/ p初次使用PADS，出现如图中央的问题，左边的电容和右边FPGA不能正常连接！
; k% [' l7 Z) A可能是我的走线比FPGA的管脚要粗吧，导致在DRP模式下，出现FPGA这边用非常细的线来连接
5 N- A0 g# a1 i3 Z+ ~8 R2 ]- \这个问题能在开DRC模式下解决吗，有的话，告诉我方 ...

* ?$ O* }; M, N( [1 e& b& ^& a" E6 G那是因为你设置了安全间距不当的原因。比如你的FPGA的元件脚间距才6mil，而你的安全间距值设了10mil 或6mil以上，而又开启了DRP走线的话，当然无法连接。
4 R2 i/ z- S1 b* e- @$ Q& b
7 j5 x$ w' i: `% ?$ a! r. b' n我很少开着DRP走线。都是设置好显示栅格和设计栅格好，利用栅格的功能来进行走线。很少修线。

jimmy

原帖由 maozhiqiang 于 2008-10-22 15:02 发表
1 a5 x6 L+ V* \Value值显示问题
最近画了一块板，线也弄完了，最后时，老板要求出图制版是显示出VALUE值来，
我用allegro画的原理图，PADS布的线，现在板子布好了，想加进去VALUE值，却不可以；
' ?- B2 f% F0 a! |' o# q9 c7 m关键是我最开始导网表是没在后面 ...

用ORCAD重新生成NET，再导入进行对比，更新是可以做到的。

jimmy

原帖由 古域清流 于 2008-10-22 20:07 发表
: V0 n) E' {$ ?( @7 z) o4 m( r请问有尊敬的版主，我在使用LOGIC的时候，为什么不能接地？？按右键选地的时候弹出一个窗口,提示:
" X+ E' q* }& v1 tpin discrepency    decal gatefor gate number#   
' M& x5 U# t, g; g还有就是我画线的时候可以在线走到一半的时候双击左键悬空,而 ...

可以接地。画走线的时候按SHIRT+空格就可以了，TAB可以进行却换.

; w2 c% ~  }6 A$ n6 ?9 p请用默认设置。

jimmy

原帖由 maozhiqiang 于 2008-10-27 15:58 发表
求助:网表问题
( C5 P6 R: F( L$ N重新装了下电脑结果,输出网表时提示      :
Design Name: D:\资料\复件 FINAL.DSN
3 Z" X+ j8 B, M& C+ f+ T[FMT0012] Can't open first output file
#各位碰到过没有,帮忙啊,先谢谢拉!

* p. n; w' |3 i4 b: o斑竹救命

请将FINAL.DSN改为FINAL.ASC

jimmy

原帖由 qisaiman 于 2008-10-27 20:33 发表
- ~4 C; v1 A5 \2 ]用的是4.0版本，转过来的pcb能够打开，不过把其中封装保存到库里，再编辑的时候没有外轮廓，不知怎吗回事，大家试试看，有没有这个问题。13260

因为转过来的封装的2D线是放在顶层丝印层，而默认的显示顶层丝印层是没有设置COLORS的，你把顶层丝印层的COLORS打开就可以看到了。