★★★ 大家一起学PADS （一）★★★......【有问必答贴】

qisaiman

) U4 _: }6 I+ C( k( U2 B
! W3 K/ D7 v. P6 S* Q8 y2 Y用的是4.0版本，转过来的pcb能够打开，不过把其中封装保存到库里，再编辑的时候没有外轮廓，不知怎吗回事，大家试试看，有没有这个问题。

jimmy:

元件库的外框设置在丝印层，你没有打开丝印层的color ,所以不可见。

* m6 U: j: n# {  h把相关层的color打开就OK了

luobin123

2 w( N, C* g" N) m( U
& u" K2 p2 l9 b' [问过简单的问题。。Layout中不是有自动布局和自动不线吗？
但我没找到自动布线在啦。。麻烦版主指点12.。。

3 O0 i) z9 x1 _$ d2 j
jimmy:

, t9 z4 ?  g6 e. F1 P" x在router软件里面进行。

wangsong117

封装转换问题
6 S  v8 M: g2 V用的是4.0版本，转过来的pcb能够打开，不过把其中封装保存到库里，再编辑的时候没有外轮廓，不知怎吗回事，大家试试看，有没有这个问题。
7 n, r( N% q' F/ p+ G2 J
) m: v8 L% x) \5 G你封装外框所在层的颜色可能设置的是黑色,和底色一样,随意看不到~
改一下丝印层的颜色就可以看的到了吧~

qisaiman

谢谢 我试试

jimmy

原帖由 hanicesnow 于 2008-9-24 14:53 发表
我用的是2007,别人用2005设计的板子,我用2007打开这个板子,用ORCAD10.5输出网表,再导入到这个板子中,
: ]; g- m: g: r9 J原理图中更改的地方在PCB中没有显示.为什么啊.请楼主帮忙.为什么还将EGND网络自己删除了.这不是白改原理图了吗, ...

对ECO对比时还要选上UPDATE，这样就可以将PCB与原理图一一对应。

5 s9 b4 i  u  l  X& W* a: M7 @4 b# v& zEGND网络自己删除了是你在原理图上面没有进行连接。

jimmy

+ O" k  {9 w- V/ ]; t+ l

原帖由 hanicesnow 于 2008-9-24 14:53 发表
; _1 [3 k) J+ P  i5 S3 \我用的是2007,别人用2005设计的板子,我用2007打开这个板子,用ORCAD10.5输出网表,再导入到这个板子中,
5 t/ {+ U0 p! G  u原理图中更改的地方在PCB中没有显示.为什么啊.请楼主帮忙.为什么还将EGND网络自己删除了.这不是白改原理图了吗, ...

$ w9 M! m1 b/ i7 k+ j
在ECO对比的时候，要选上UPDATE。


! l. Y$ i' I* b$ D/ x1 p/ oEGND网络被删除是因为你在原理图没有连接此网络。

jimmy

已有QQ群：28326856

jimmy

自建封装方便管理，标准化。

jimmy

多请教高手吧

好的设计习惯不是能用文字表达得清楚的。

3 E9 g: m+ ^! l0 n就像好的生活习惯一样

jimmy

原帖由 思齐 于 2008-9-26 10:59 发表
钻孔对问题
看到一般的PCB,都设有有限的几个钻孔对,如8层板,设1-2、2-7、7-8、1-8，可有些信号只到3层，或4、5层的，什么也要用2-7的钻孔呢？
7 j/ J! v4 N8 [6 }/ H- s/ q/ b还有个“地”的问题
手机中有模拟地和数字地，它们是布在同一层还有不 ...

# q5 w  |) `2 }6 O$ i$ v
. u1 z/ }: M+ Y: W/ E, j这是盲埋孔常识。相关的资料可到群共享下载（PADS手机盲埋孔设计资料）
! t2 C% S1 g: `4 c( Y7 P
模拟地与数字地分开，最后在单点接地这是老生常谈的经验，相关资料可在论坛上面找到。

jimmy

原帖由 loveineda 于 2008-10-10 13:18 发表
初次使用PADS，出现如图中央的问题，左边的电容和右边FPGA不能正常连接！
可能是我的走线比FPGA的管脚要粗吧，导致在DRP模式下，出现FPGA这边用非常细的线来连接
这个问题能在开DRC模式下解决吗，有的话，告诉我方 ...

6 {$ F  a& q9 _! K" g
& ?" m0 ~2 e. f3 ?, Z4 y6 e那是因为你设置了安全间距不当的原因。比如你的FPGA的元件脚间距才6mil，而你的安全间距值设了10mil 或6mil以上，而又开启了DRP走线的话，当然无法连接。
7 a. `3 c  d, H5 c4 w
3 J9 O* X1 F( t; ~1 S7 {2 `6 n1 s我很少开着DRP走线。都是设置好显示栅格和设计栅格好，利用栅格的功能来进行走线。很少修线。

jimmy

原帖由 maozhiqiang 于 2008-10-22 15:02 发表
) _6 R# ]  U/ K* c1 pValue值显示问题
最近画了一块板，线也弄完了，最后时，老板要求出图制版是显示出VALUE值来，
我用allegro画的原理图，PADS布的线，现在板子布好了，想加进去VALUE值，却不可以；
4 T* v5 D9 O3 w+ f关键是我最开始导网表是没在后面 ...

用ORCAD重新生成NET，再导入进行对比，更新是可以做到的。

jimmy

原帖由 古域清流 于 2008-10-22 20:07 发表
请问有尊敬的版主，我在使用LOGIC的时候，为什么不能接地？？按右键选地的时候弹出一个窗口,提示:
+ Q5 t7 A4 r" m# _pin discrepency    decal gatefor gate number#   
还有就是我画线的时候可以在线走到一半的时候双击左键悬空,而 ...

* t, P. c, e! W

可以接地。画走线的时候按SHIRT+空格就可以了，TAB可以进行却换.

5 e6 O/ N8 N1 z  P请用默认设置。

jimmy

原帖由 maozhiqiang 于 2008-10-27 15:58 发表
: _9 q1 v! f4 N求助:网表问题
重新装了下电脑结果,输出网表时提示      :
Design Name: D:\资料\复件 FINAL.DSN
[FMT0012] Can't open first output file
/ G9 K  f7 ~7 x4 j3 g#各位碰到过没有,帮忙啊,先谢谢拉!

" \2 ?! x5 |- t斑竹救命

1 J: k( R' D5 C8 Z
请将FINAL.DSN改为FINAL.ASC

jimmy

原帖由 qisaiman 于 2008-10-27 20:33 发表
4 H6 T) R5 }5 J% ^+ z& Y# e用的是4.0版本，转过来的pcb能够打开，不过把其中封装保存到库里，再编辑的时候没有外轮廓，不知怎吗回事，大家试试看，有没有这个问题。13260

, c& g  i  D6 _3 v& N; H0 k因为转过来的封装的2D线是放在顶层丝印层，而默认的显示顶层丝印层是没有设置COLORS的，你把顶层丝印层的COLORS打开就可以看到了。