★★★ 大家一起学PADS （一）★★★......【有问必答贴】

qisaiman

: Z% h* W: T, X& U; U# [9 i7 ?
用的是4.0版本，转过来的pcb能够打开，不过把其中封装保存到库里，再编辑的时候没有外轮廓，不知怎吗回事，大家试试看，有没有这个问题。
) ?/ f8 G7 H- D  m
jimmy:
7 z6 C6 O' d0 n) G
元件库的外框设置在丝印层，你没有打开丝印层的color ,所以不可见。
1 |' \6 `" `( W7 Z5 L
9 @9 O7 ]& T* t; ]/ Z' U把相关层的color打开就OK了

luobin123

问过简单的问题。。Layout中不是有自动布局和自动不线吗？
* G& @$ ^5 v) [2 Y% o但我没找到自动布线在啦。。麻烦版主指点12.。。


jimmy:
) `+ }) _; ^1 T* n
6 I/ j3 ?9 t3 f. B2 k0 U1 m* T在router软件里面进行。

wangsong117

封装转换问题
  r; d" Z7 ^0 a4 ~6 w. d3 }! {# ?" L用的是4.0版本，转过来的pcb能够打开，不过把其中封装保存到库里，再编辑的时候没有外轮廓，不知怎吗回事，大家试试看，有没有这个问题。
. \& ?  L9 ^5 g+ C1 ?4 B
你封装外框所在层的颜色可能设置的是黑色,和底色一样,随意看不到~
  R- ^/ v4 J: n  q2 e& S. t改一下丝印层的颜色就可以看的到了吧~

qisaiman

谢谢 我试试

jimmy

原帖由 hanicesnow 于 2008-9-24 14:53 发表
我用的是2007,别人用2005设计的板子,我用2007打开这个板子,用ORCAD10.5输出网表,再导入到这个板子中,
原理图中更改的地方在PCB中没有显示.为什么啊.请楼主帮忙.为什么还将EGND网络自己删除了.这不是白改原理图了吗, ...

对ECO对比时还要选上UPDATE，这样就可以将PCB与原理图一一对应。
* F5 q7 y  N* O; g' e) s
( D1 \& [) }2 y) ~) D+ [) @EGND网络自己删除了是你在原理图上面没有进行连接。

jimmy

1 R  S1 f9 i1 d* C* u: ]. A& ]3 x8 a

原帖由 hanicesnow 于 2008-9-24 14:53 发表
我用的是2007,别人用2005设计的板子,我用2007打开这个板子,用ORCAD10.5输出网表,再导入到这个板子中,
原理图中更改的地方在PCB中没有显示.为什么啊.请楼主帮忙.为什么还将EGND网络自己删除了.这不是白改原理图了吗, ...

* F, c/ j% r$ U. @' c在ECO对比的时候，要选上UPDATE。


* Y0 q+ o6 `' j9 ]: {EGND网络被删除是因为你在原理图没有连接此网络。

jimmy

已有QQ群：28326856

jimmy

自建封装方便管理，标准化。

jimmy

多请教高手吧

- ]1 S9 V6 q  r3 T- x& g( e- `好的设计习惯不是能用文字表达得清楚的。
2 O+ ~) c2 I2 |  X# B/ l' x
就像好的生活习惯一样

jimmy

原帖由 思齐 于 2008-9-26 10:59 发表
( e8 ?* @0 f* k& [* p: `钻孔对问题
2 p' S7 l/ z, a2 @' |看到一般的PCB,都设有有限的几个钻孔对,如8层板,设1-2、2-7、7-8、1-8，可有些信号只到3层，或4、5层的，什么也要用2-7的钻孔呢？
0 F9 y! l" W. i9 r4 n- K, c( e还有个“地”的问题
手机中有模拟地和数字地，它们是布在同一层还有不 ...

6 o# t" G  ]0 L4 h这是盲埋孔常识。相关的资料可到群共享下载（PADS手机盲埋孔设计资料）

模拟地与数字地分开，最后在单点接地这是老生常谈的经验，相关资料可在论坛上面找到。

jimmy

原帖由 loveineda 于 2008-10-10 13:18 发表
初次使用PADS，出现如图中央的问题，左边的电容和右边FPGA不能正常连接！
$ b1 _5 y0 Z6 W0 W可能是我的走线比FPGA的管脚要粗吧，导致在DRP模式下，出现FPGA这边用非常细的线来连接
! m- C- B9 \2 t- p这个问题能在开DRC模式下解决吗，有的话，告诉我方 ...

那是因为你设置了安全间距不当的原因。比如你的FPGA的元件脚间距才6mil，而你的安全间距值设了10mil 或6mil以上，而又开启了DRP走线的话，当然无法连接。
; ~" B+ h. R" a9 W  D% g" c9 o5 \
我很少开着DRP走线。都是设置好显示栅格和设计栅格好，利用栅格的功能来进行走线。很少修线。

jimmy

原帖由 maozhiqiang 于 2008-10-22 15:02 发表
Value值显示问题
: S/ K/ q6 m0 G3 Y最近画了一块板，线也弄完了，最后时，老板要求出图制版是显示出VALUE值来，
我用allegro画的原理图，PADS布的线，现在板子布好了，想加进去VALUE值，却不可以；
关键是我最开始导网表是没在后面 ...

$ u  \% l" ]6 o4 c! w用ORCAD重新生成NET，再导入进行对比，更新是可以做到的。

jimmy

原帖由 古域清流 于 2008-10-22 20:07 发表
请问有尊敬的版主，我在使用LOGIC的时候，为什么不能接地？？按右键选地的时候弹出一个窗口,提示:
- s: ?' |1 ~4 V7 R7 qpin discrepency    decal gatefor gate number#   
8 K1 k) I5 J$ ~2 G, n4 m9 m- }还有就是我画线的时候可以在线走到一半的时候双击左键悬空,而 ...

( j2 H6 R9 v  q( k
可以接地。画走线的时候按SHIRT+空格就可以了，TAB可以进行却换.
/ k" |6 Q. {# S# \0 ]
( A" ~) L6 ^7 @. ?+ ~请用默认设置。

jimmy

原帖由 maozhiqiang 于 2008-10-27 15:58 发表
, i8 ~' d. r$ O5 j' P求助:网表问题
) J; J0 B6 c  b4 S' F重新装了下电脑结果,输出网表时提示      :
Design Name: D:\资料\复件 FINAL.DSN
[FMT0012] Can't open first output file
8 _% |& C0 c/ `7 C#各位碰到过没有,帮忙啊,先谢谢拉!
0 _. N- v9 p: {
斑竹救命

$ _2 X' A+ @) x5 d* A/ \: o
请将FINAL.DSN改为FINAL.ASC

jimmy

原帖由 qisaiman 于 2008-10-27 20:33 发表
用的是4.0版本，转过来的pcb能够打开，不过把其中封装保存到库里，再编辑的时候没有外轮廓，不知怎吗回事，大家试试看，有没有这个问题。13260

" _7 u) |+ H9 u4 v9 o% J( }; ]9 |因为转过来的封装的2D线是放在顶层丝印层，而默认的显示顶层丝印层是没有设置COLORS的，你把顶层丝印层的COLORS打开就可以看到了。