★★★ 大家一起学PADS （一）★★★......【有问必答贴】

Audio_diy

LZ 你好!是一个初学者,目前遇到的问题是在PADS中做库文件的问题
每次按照买的<<ADS 2005电路设计入门与应用>>建立元件库,但点击Check Part 自检时,报错.请指教!!

青虫

creat like union和make like reuse两个有什么区别creat like union在看过教程后，觉得和make like reuse很类似，真是这样吗？希望知道点的人讲解讲解2者之间的区别。

zltwin

由于层面比较多，如何在PADS 2007里面设置层面快揵键啊

jimmy

原帖由 suguanhai 于 2008-11-26 22:17 发表
  Q& H- K1 Q3 q' G& i- J6 X请教下楼主,这个PCB应怎样布局才好?新手不知如何下手

! N+ @+ v* D% F. C1，先放固定件，如按键，输出输入插座，显示屏插座
2 ?( s' @& V# U# W4 K2，模块化布局。将与各接插件有连接关系的IC和相关元件靠近各接插件摆放
3，将主芯片，RAM根据电路连接关系（性能的重要性），比如居中摆放或是靠近相关的电路模块

jimmy

原帖由 yzl624358 于 2008-11-26 22:31 发表
- V! L& d0 k1 p- f, {  i/ Zqq群加不进去！

$ n( J0 [( s6 l0 }, d
& T/ g- ^& p' ~% V人已满，请加入分群。

jimmy

原帖由 suguanhai 于 2008-11-26 22:38 发表
/ u% Z* u& ?  C4 g拒绝加入呀

2 d% Z( {" z3 A+ R' b$ q2 z
1 W* D* T+ w- c! v, s8 b主群已满，请加分群

jimmy

原帖由 Audio_diy 于 2008-11-30 14:06 发表
8 K1 ~9 z; n2 o! h0 w  [ LZ 你好!是一个初学者,目前遇到的问题是在PADS中做库文件的问题
0 U. }* ^9 o# {7 V' L每次按照买的建立元件库,但点击Check Part 自检时,报错.请指教!!

& P; U! g1 n1 {! r
请将报错信息发上来

jimmy

原帖由 青虫 于 2008-12-2 17:55 发表
/ G& E' w- [3 P$ q: bcreat like union和make like reuse两个有什么区别creat like union在看过教程后，觉得和make like reuse很类似，真是这样吗？希望知道点的人讲解讲解2者之间的区别。

5 s8 l; t7 V( i9 @) F6 ~4 ?0 A
两者不同。

% G, H: ~5 n! w, Bcreat like union主要是用来布局时使用。比如有些成熟的模块化电路为了避免layout者将重要元件放到其他模块电路去，
# q3 E) d( S6 l# x3 `" L硬件工程师或资深的PCB工程师会将这部份成熟电路做成union,这样子可以避免新手布局犯一些常规的错误。提高布局效率和时间。
! S: G) O1 y0 O: V1 H) Z
3 R) M* `: X. [  F( h3 r4 ymake like reuse主要是复用，比如有些RF电路是成熟，稳定，其他机型可以完全复用此电路布局和布线。所以常用成熟电路的布局布线做成reuse,方便下次复用。


两者主要的不同点是：union主要针对新机型的布局，reuse主要是针对类似的机型借用以前的布局。
. i2 G$ c0 ^& m- H  H$ G9 i! \, _) k
如果是新机型，以前没有同样的电路，相同的布局布线，make like reuse就没有必要了。

jimmy

原帖由 beauty201 于 2008-12-3 17:54 发表
' p! z( ?/ m/ S, I请问版主的28326856群为什么拒绝加入新成员呢

, Y$ I, Y/ w1 e/ g, {  k
人员已满，请加入分群。

jimmy

原帖由 zltwin 于 2008-12-4 15:38 发表
由于层面比较多，如何在PADS 2007里面设置层面快揵键啊

Ln

n是你要切换的层

比如你要切换到第3层，请输入：L3
然后回车

zangyongchang

原帖由 loveineda 于 2008-10-10 13:18 发表
初次使用PADS，出现如图中央的问题，左边的电容和右边FPGA不能正常连接！
' @4 b5 e, f& Z) _0 z7 [+ |: d可能是我的走线比FPGA的管脚要粗吧，导致在DRP模式下，出现FPGA这边用非常细的线来连接
; }9 P0 a9 o/ j) w这个问题能在开DRC模式下解决吗，有的话，告诉我方 ...

% T6 N" s, r- O$ B5 {% I我仔细看了一下发现，两个元件不在一个层，电容在底层BOTTOM。IC在TOP顶层

zangyongchang

那不是错，是正常的！

zltwin

由于层面比较多，想通过设置快揵键来查看各个层面，请问有没有这个设置啊