找回密码
 注册

QQ登录

只需一步,快速开始

扫一扫,访问微社区

电巢直播8月计划
楼主: li_suny
打印 上一主题 下一主题

《Mentor SiP系统级封装设计与仿真》出版与技术答疑!

     关闭 [复制链接]

65

主题

496

帖子

5038

积分

五级会员(50)

Rank: 5

积分
5038
121#
发表于 2012-11-30 15:27 | 只看该作者
li_suny 发表于 2012-11-30 11:38 ! d4 S! ]9 U0 D5 D/ j, d
通孔放到焊盘上确实会有漏焊锡的可能,塞孔的话工艺上又要增加成本。所以只能是尽量靠边放了。; @" r( ^. E& h! ?6 B
盲孔打在 ...

* A# h# Y, h9 Z1 V2 s' U/ s我们的产品一般都是使用HDI板,只是有个别产品为了降成本使用通孔,但会要求塞孔,这个比使用HDI板来说还是要低很多的成本。
7 T, e* o& p& j8 e: R. S0 K另外再问一下楼主,使用Expedition怎样处理软硬结合板,比如一个4+2叠构的软硬结合板,在硬板和软板上都有元件,请问软板上的元件要怎样处理,因为软板是在中间,也就是说软板是在2、3层的位置,而现在的EDA软件好像还不能将元件放置到内层,目前的做法是将软板上的器件放置在Top层,将TOP层和Bottom层的焊盘删除,只留下2、3层的焊盘,但Expedition的SMD焊盘不能增加内层的Pad,让人很头痛,不知楼主有没有好的方法。

18

主题

667

帖子

3759

积分

EDA365版主(50)

Rank: 5

积分
3759
122#
 楼主| 发表于 2012-11-30 15:53 | 只看该作者
本帖最后由 li_suny 于 2012-11-30 16:11 编辑
8 I) E: p7 N. R; H2 v
fenqinyao 发表于 2012-11-30 15:27
+ h0 R  y7 X7 g2 o" Z我们的产品一般都是使用HDI板,只是有个别产品为了降成本使用通孔,但会要求塞孔,这个比使用HDI板来说还 ...
+ ~- v" j4 z2 {: _) U+ \

: r9 Y; q/ f. P) ~  s: ^. J现在,在Expedition里实现这个功能还是比较容易的。. d3 h1 @; @9 x  L3 U: P

8 f( I3 H8 j. H" x, M首先在软板的位置,做两个腔体(可超出板框),分别为1-2,和3-4层的腔体。然后就可以达到你设计的目的了。+ U7 @) m5 m3 A: l, N2 R
器件会自动沉降到2层和3层。
7 `- }: p$ y0 T6 o
" u( \) {/ `2 \# g  k& x我在Expedition里做了个简单的例子,你可以看一下,见下图(2D和3D)。具体操作方法,你参考书里的“腔体和芯片堆叠设计"一章。5 l: f/ z7 e, ]! F/ U1 E+ e* i
有问题再交流。

cavity2d.png (29.83 KB, 下载次数: 0)

cavity2d.png

cavity3d.png (8.25 KB, 下载次数: 4)

cavity3d.png

18

主题

440

帖子

1625

积分

四级会员(40)

Rank: 4Rank: 4Rank: 4Rank: 4

积分
1625
123#
发表于 2012-12-1 10:19 | 只看该作者
本帖最后由 yth0 于 2012-12-1 10:23 编辑
; Z: V* Y' b, r& l  w1 W- T
li_suny 发表于 2012-11-27 00:12
" s8 l. P1 Z' c5 j+ _& ]7 G) g1.这个问题正如你在前面帖子里提到的,通过net class to net class这种方法比较麻烦,尤其当这种网络很多 ...
; V4 n& j# ^  B# K( l1 l2 A
: Q$ H4 h) P1 |4 T
fenqinyao的第一个问题我很早以前就有过疑问,但一直没有好的解决方法。很多情况下都需要这样的设置,比如网络A相对别的网络电压高,它和别的网络的间距就要设的大一些,但网络A自己的过孔焊盘之间的电压几乎为零,如果还用大间距就很浪费空间了,如果能单独设置同一网络的间距,那么就可以把A自己的间距设置的很小。再一个你在115楼说的方法只能用于过孔和焊盘之间吧,但如果焊盘和焊盘之间就没办法。6 `9 |- x, @1 a
真心希望李工能找到完美的解决办法,最好能向Mentor提出建议,在规则设定里增加这个内容。

0

主题

30

帖子

392

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
392
124#
发表于 2012-12-3 14:07 | 只看该作者
请问怎么把CES里的线长数据导出成文件。

18

主题

667

帖子

3759

积分

EDA365版主(50)

Rank: 5

积分
3759
125#
 楼主| 发表于 2012-12-3 20:12 | 只看该作者
本帖最后由 li_suny 于 2012-12-3 20:14 编辑
2 D0 I; F& b9 J3 n
yth0 发表于 2012-12-1 10:19 4 c9 }$ d  M9 Y* I6 g% l
fenqinyao的第一个问题我很早以前就有过疑问,但一直没有好的解决方法。很多情况下都需要这样的设置,比 ...
: P6 E/ A* ^+ j8 v7 G  a  ^8 ]9 S

$ z! L7 f( J* m$ f) w( s如果这种网络比较少,则可以设置为特殊Netclass,然后通过Netclass to netclass Rule,设置同网络小间距。3 |! F! W7 U' X8 Z4 Z, I

, U7 K7 Z+ G! @. ?  d8 C" \如果所有的网络都这样,Netclass就会太多而缺乏操作性。我会给Mentor提出建议的。

class to class clearance.png (41.23 KB, 下载次数: 3)

class to class clearance.png

same_net.png (20.84 KB, 下载次数: 0)

same_net.png

clearance_compare.png (78.79 KB, 下载次数: 4)

clearance_compare.png

18

主题

667

帖子

3759

积分

EDA365版主(50)

Rank: 5

积分
3759
126#
 楼主| 发表于 2012-12-3 20:29 | 只看该作者
本帖最后由 li_suny 于 2012-12-3 20:31 编辑 ' Y8 {( T; u( d% B: s  T
pcb_mingchuang 发表于 2012-12-3 14:07
+ ?- i& a$ w) e请问怎么把CES里的线长数据导出成文件。
1 K! f. Y" v8 G# H- p% u
0 Y5 B% P7 f9 H
CES的实际线长数据好像导不出来,你可以用Expedition Output菜单的 Report writer 输出实际线长文件。
% F7 h( D3 b, ~3 c- J* S
/ E% d# H/ B3 t! W# w5 B8 K- l

report writer.png (63.35 KB, 下载次数: 1)

report writer.png

3

主题

65

帖子

258

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
258
127#
发表于 2012-12-4 08:58 | 只看该作者
li_suny 发表于 2012-11-27 20:32 3 _- \0 F4 {# c& [" t
Mentor的仿真目前都统一到Hyperlynx 系列:包括功能仿真的Hyperlynx Analog,信号完整性的Hyperlynx SI ...

% ^  h1 E/ J/ ~
' p) q0 v& ^' S7 [& H好的,谢谢啦!!' C! s3 y( c2 {& t% `
  另外我在网上看到有个ICX软件也是MENTOR的仿真软件,这个主要是做什么的??
7 o, ]9 b* s( |; X% J5 z' ]+ U谢谢!!

18

主题

667

帖子

3759

积分

EDA365版主(50)

Rank: 5

积分
3759
128#
 楼主| 发表于 2012-12-4 17:57 | 只看该作者
278529735 发表于 2012-12-4 08:58 " E/ l  K! t% W$ B2 `& c: n
好的,谢谢啦!!
4 h$ K, G# U' U/ _6 e  另外我在网上看到有个ICX软件也是MENTOR的仿真软件,这个主要是做什么的??9 v. f5 h0 W6 M6 W
谢谢 ...
4 C# H( J7 B! J+ G" b! J; r  U
ICX也是Mentor的一个信号完整性仿真软件,以前结合Boardstation系列用的比较多。
4 ^3 F: b: {" @8 l) _现在Mentor的重点放在Hyperlynx系列上,Hyperlynx吸收了ICX的一些优点,变得更加强大,而ICX本身感觉会逐渐淡出。

3

主题

65

帖子

258

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
258
129#
发表于 2012-12-4 22:36 | 只看该作者
li_suny 发表于 2012-12-4 17:57 7 k" @9 W: H0 h8 B% U; `- ~
ICX也是Mentor的一个信号完整性仿真软件,以前结合Boardstation系列用的比较多。; h1 N6 t7 A# S
现在Mentor的重点放在H ...
& K4 c* [1 Y" k5 A

& x5 `/ v% B2 K" H9 pLi_suny 非常感谢!!还想请教下面两个问题:
8 ^( U4 G& W: T  M0 h1 R, B  1. Hyperlynx该软件我也了解了一些,要用这个的话,需要知道IBIS模型,那有关这个IBIS模型一些厂家会提供的,但是有些芯片可能就没有这些模型,该怎么办?
" x* A: F) N; w& E. S% S  2. Hyperlynx要进行仿真的话,大致步骤是这么做的?有这方面资料或者书籍可以推荐下吗?我对用这个软件仿真很感兴趣,主要是想在做PCB之前、布局、布线、PCB画完后做SI、PI、热分析、EMC仿真,谢谢!!

18

主题

667

帖子

3759

积分

EDA365版主(50)

Rank: 5

积分
3759
130#
 楼主| 发表于 2012-12-6 00:59 | 只看该作者
1.模型如果没有的话,可以通过IBIS WIZARD来建,需要知道器件的一些参数,通常可通过datasheet获得。
1 K5 }/ {7 n0 }3 P! c  [2.Hyperlynx最近功能变化比较大,目前还没有新书,《SiP系统级封装设计与仿真》只是在最后一章讲了一些相关的仿真,讲的比较基础。
  C5 \! I6 Z( m8 e6 C7 C' p& i  @1 X) L' u
Mentor工具的短板就在目前资料和书都比较少。

0

主题

30

帖子

392

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
392
131#
发表于 2012-12-6 15:27 | 只看该作者
li_suny 发表于 2012-12-3 20:29 ! c1 I% L7 p/ q# X% G; q. O
CES的实际线长数据好像导不出来,你可以用Expedition Output菜单的 Report writer 输出实际线长文件。
+ q+ W9 v0 s$ E7 ~ ...
4 m# C" U3 z0 A: l0 `: g4 x
谢谢!

18

主题

667

帖子

3759

积分

EDA365版主(50)

Rank: 5

积分
3759
132#
 楼主| 发表于 2012-12-7 14:02 | 只看该作者
li_suny 发表于 2012-11-30 15:53
  D3 e2 O! s3 I% ^现在,在Expedition里实现这个功能还是比较容易的。  ^$ s" ?, Q  v
0 G. q- Q( L# @5 q0 @( ?# h6 Y
首先在软板的位置,做两个腔体(可超出板框), ...

+ l: `* K4 y* Q" u3 |1 H206页的 图12-10 即为芯片下沉到内层的情况示意。
& F# Q3 |6 p( z+ C; ~
' F4 y. U' |4 Q

cell into cavity.png (57.51 KB, 下载次数: 0)

cell into cavity.png

0

主题

128

帖子

2493

积分

四级会员(40)

Rank: 4Rank: 4Rank: 4Rank: 4

积分
2493
133#
发表于 2012-12-8 09:04 | 只看该作者
看到mentor里CES中可以对叠层设计,还可以算阻抗,但是弄来弄去不是太明白,请求指点啊。
+ \& H4 E" }9 t9 Q) a4 n附件如下图:
: e: t! W; r) M" b, X, d
6 J0 h+ Q7 _  c' x9 r+ U有几个问题:1、为什么表层的叠层命名无法修改?* H. w- \) E& x' {- C$ g0 [
            2、表层的铜厚为电镀后的铜厚还是指平常我们常用的0.5、1、……盎司来折算?
" {% B/ p& J9 N  P            3、是不是内层的金属材质选中后就不用填写频率/阻抗曲线、热导率,loss tangent?
. j- D: f& \& q            4、铜为导体,应该不存在Er值,但为什么不能填写0,要填写多少合适?  |1 i& X; c3 o4 {  Y: m
            5、选用的PP片假如由多片组成,Er值怎么算,厚度是直接将两片理论厚度叠加的厚度吗?6 }/ T8 p5 j/ R+ x* w) x7 u
呵呵,麻烦李老师了,方便的话,有没有贵司关于这部分的文档介绍共享下。
5 c  [! n" N3 q7 p/ {
' F1 }- P4 ~: M

01.png (75.82 KB, 下载次数: 4)

01.png

02.png (41.97 KB, 下载次数: 1)

02.png

18

主题

667

帖子

3759

积分

EDA365版主(50)

Rank: 5

积分
3759
134#
 楼主| 发表于 2012-12-8 11:51 | 只看该作者
李泽尚 发表于 2012-12-8 09:04 % m1 u* S$ u; g
看到mentor里CES中可以对叠层设计,还可以算阻抗,但是弄来弄去不是太明白,请求指点啊。
4 o. I0 E8 b" S& {附件如下图:
" T( w( U4 E+ e- _' Y- e+ t
# ]6 N# d9 P$ T3 S2 L5 [ ...
/ Q3 b* g2 J) K8 j& S
1.每一层的命名都可以修改,在Layer name 栏直接修改就可以。
% @3 t  `( ?$ X7 v: |
3 l# s4 H4 \: m6 ^1 q9 X8 E. b9 r4 M2.一般情况,厂家会根据要求使得最终金属的厚度和设置一致,应该是“铜皮厚度-腐蚀+电镀”后的厚度,一般也会有一些误差。
' l6 l- Q; x% [( x7 ?+ l; k( Z+ X7 p0 D+ H, S
3.是的,一般PCB默认的金属材料铜,铜的热导率227左右是固定的,如果像MCM设计中用到金或者钯银等金属材料则需要更改这些参数;损耗包含铜损和介质损耗,所以除了金属层外,还跟介质层有关系。对于PCB设计,你只需要选择合适的材料就可以了。0 V' L5 Z  |4 x$ {
8 u- j/ V3 Z& b# L& E, ?' Z
4.Er是个相对值,所以应该填1,但考虑到即使金属层,在压合时金属周围也充满了介质,而且介质所占的比例通常大于金属,所以用介质的Er也是可以的。
' [1 z$ a0 ^$ G: n8 j# U( D" c1 |3 [/ h& V; H8 k0 \7 t. p
5.如果PP是采用多片叠压,而且材质不同,厚度可直接相加,Er则需要根据比例进行加权计算,这个厂家会帮你算好的。8 z* u) ?: b, ?: d
FR4本身也是混合物,主要由树脂和玻璃纤维构成,树脂的Er为3.5左右,而玻璃纤维为7左右,当玻璃纤维含量增加时,Er则会增加,反之亦然。这也是我们看到很多类型的PP,其Er值不一样,对照它们玻璃纤维和树脂的含量就可以看出来了。' s, ~) _7 r6 g& r" q! L3 _
( F0 P* D4 E8 R0 s. t& x9 |* w
问题很好,希望也能给更多人帮助。
3 S7 Z9 }* M; n5 M/ e( |  T( c) p) @4 g. M2 K8 q
我目前还没有标准的文档,只是根据自己以前的一些工作经验作答。9 G1 Z' d7 L8 z

1

主题

14

帖子

-1万

积分

未知游客(0)

积分
-11650
135#
发表于 2012-12-8 12:00 | 只看该作者
不知道是否适合自己,我用的是EE07
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

巢课

关于我们|手机版|EDA365 ( 粤ICP备18020198号 )

GMT+8, 2025-7-1 21:12 , Processed in 0.068334 second(s), 29 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表