《Mentor SiP系统级封装设计与仿真》出版与技术答疑！

zhangw

li_suny 发表于 2013-6-3 17:25
1 i7 L# v5 f2 ~2 E7 V这个问题比较奇怪，错误报告提示什么？
网络可以选中吗，过滤器都打开了吗？

# T$ u7 V, P- y9 b$ x& C" @! m能选中 状态是locked 但是 却不让解锁 右下角的提示说是没有可解锁的网络。。。我们做这块1w6的板子 已经出现了好几对这样的差分网络动不了的情况了 但是转到ad里面又能动了。。。

li_suny

zhangw 发表于 2013-6-3 17:33
能选中 状态是locked 但是 却不让解锁 右下角的提示说是没有可解锁的网络。。。我们做这块1w6的板子 已经 ...

这个比较奇怪，
1.你尝试重新Lock，然后再Unlock试试，同时可选中其他网络做比较。
2.如果还不行，你尝试导出 Design Data，然后再导入试试。

zhangw

li_suny 发表于 2013-6-4 10:29
- H  _! E1 N, ?* r这个比较奇怪，
* y2 h/ |  x- `1.你尝试重新Lock，然后再Unlock试试，同时可选中其他网络做比较。
2.如果还不行，你尝 ...

. O. y9 t, O- Y2 v( q# e: X恩 第一种根本就不让操作 第二种导data的方法倒是可以一试  不过现在那板子转到ad处理去了 回头找到之前mentor的文件试试 谢谢李老师的回复  下次试完  我会跟您汇报结果的

zhangw

li_suny 发表于 2013-6-4 10:29
这个比较奇怪，
1.你尝试重新Lock，然后再Unlock试试，同时可选中其他网络做比较。
; K1 Z; A6 D1 ]: X; d' m( y2.如果还不行，你尝 ...

. x( ^& _! T! ^: ?9 Q李老师  刚试了下  导data也不行 具体看截图 第一张图片显示的线明明是锁着的  但是我看属性  它却是none 第二张图片是我试图改变它的状态 但是缺改不了 具体见右下角提示。。。

li_suny

zhangw 发表于 2013-6-4 11:53
李老师  刚试了下  导data也不行 具体看截图 第一张图片显示的线明明是锁着的  但是我看属性  它却是none ...

3 U* u7 d- f1 T. m0 x  D关掉DRC再试试。
4 P2 u8 [4 z& H* k- s5 h另外，导入时最好新建一个PCB设计，导入原设计输出的Design data,这样避免原设计中的干扰因素。

sduking

电阻电容的symbol中的pin number不能去掉，在设置中把Pin number选项去掉之后生成PCB后一看原理图，又出现了烦人的1，2，请问李老师怎么解决？

yth0

423楼兄弟貌似选择了LOCK的线和一个或者几个没有LOCK的过孔，你看的那个属性是过孔的，他当然是none了。你可以一端一端的选择线，用工具栏里的unlock试试（不要用属性对话框，那个仅对过孔有效，单纯选择线是出不来你图示的对话框的）。

li_suny

sduking 发表于 2013-6-4 23:04
) m2 i+ t& F0 ~& b电阻电容的symbol中的pin number不能去掉，在设置中把Pin number选项去掉之后生成PCB后一看原理图，又出现了 ...

: Q) Q6 S  F! a" D( @这两个地方都勾掉应该就可以了。

zhaoyapeng1223

给我说一下不规则的CELL怎么做出来？

li_suny

zhaoyapeng1223 发表于 2013-6-5 23:04
+ R3 I3 |2 c. _5 @8 O, ~% ~给我说一下不规则的CELL怎么做出来？

这个得具体问题具体分析，应该会用到Customer Pad，可绘制出任意形状的Pad。

' @7 l4 ]/ d; [7 r7 m$ R- S

sduking

  M3 u9 j4 X4 L* g- N0 I

li_suny 发表于 2013-6-5 21:47
这两个地方都勾掉应该就可以了。

我就是按第二种方法做的，多管脚的没有问题，2管脚的就不可以，真奇怪，只要生成PCB，那讨厌的“1”“2”就出来的，怎么也删不掉，直接删除，生成PCB或打印又出来了
" E( }7 m1 d: ?2 w* D( M- a第一个图片中的选项我没有找到，我用的是EE7.9.4

rochjpdx021

请教李工个问题：
我这里有个WG2002建的库，我想把里边的一些封装都导到EE7.9.4建的库里，cells、padstacks都成功了，导symbols的时候试了好几种方法都不行，请问有什么办法可以导进来呢？
% U/ Q8 q% I. I( w% X由于需要导的symbols比较多，手工建的话太费时间了，所以想找个方法一次性解决问题，谢谢李工回复！

li_suny

sduking 发表于 2013-6-7 21:14
我就是按第二种方法做的，多管脚的没有问题，2管脚的就不可以，真奇怪，只要生成PCB，那讨厌的“1”“2 ...

我用的也是EE794。第一幅图的是Pin的属性，可在过滤器中之选Pin，然后框选，在属性栏即可出现图1的选项。

li_suny

! o. z* O5 ]3 e) W. [# A+ L9 m/ [2 ~

rochjpdx021 发表于 2013-6-8 10:09
% M% @+ n& L) b( w; l% X& Q请教李工个问题：
; ^4 z8 \! L3 o; e( R, ?我这里有个WG2002建的库，我想把里边的一些封装都导到EE7.9.4建的库里，cells、padstack ...

3 s! ~7 o5 d" H: N
那你可以尝试一下把符号都放置到原理图设计中，然后把设计升级到EE794，再从设计中提库的方法。

fenqinyao

li_suny 发表于 2013-6-9 10:45
6 w4 H0 q- f* E1 \那你可以尝试一下把符号都放置到原理图设计中，然后把设计升级到EE794，再从设计中提库的方法。

高版本的DxDesigner怎样才能打开2005之前版本的DxDeigner图纸啊？我发现从2007开始，就不能打开2005版本的原理图了。
' Z5 v+ k4 N- y6 c0 \