★★★ 大家一起学PADS （一）★★★......【有问必答贴】

whipple

谢谢 楼主  问题已经解决 以后还的向楼主多多请教

jimmy:

互相学习！共同进步！

芯儿

9 `$ F: q: c1 i7 T9 e- Q( a
支持楼主开个QQ群！
+ d/ Z+ U1 R* ]' W9 M3 O9 a
jimmy:

+ d5 c8 j$ }  w0 q% p已有主群：28326856和分群：19421245，
( ^" v- M# n9 n0 F, e
" d" C" {& O6 S3 z3 ~( e. K目前主群人数已满，均是EDA365资深会员。
0 X2 z; e* U* O6 W9 k5 k
! J+ I% S/ s5 c: U8 ~7 d请新会员加入分群，注明EDA365。
; M2 H9 K/ p8 C1 |. t# T

Ziper_EDA

. u8 W+ S5 j4 l$ a& S" M
请教LZ：
我有一个接口滤波板，大部份都是插件元件，贴片元件只有十几个。
. e% {+ y5 l! F8 v线路连接也比较简单，考虑用四层板，不知道LZ有什么好的建议？
板上只有一个小电源，用两个地网络：PGND，GND。
- v4 D; @3 `! C9 Y3 _

; q. i: s* X/ u9 s2 R6 i6 Q* g7 }jimmy:

如果只有一个小电源，所以也就不存在电源平面阻抗问题了。
! Y+ p5 V2 X1 q
. ^" V# m/ N) E由于贴片元件少，可以考虑单面布局，若表层做平面层，内层走线，参考平面的完整性基本得到保证。

而且第二层可灌铜保证少量表层走线的参考平面。

因为是接口板，要注意PCB布线的幅射，如果把表层做为地平面GND，PGND，走线可以得到很好的屏蔽效果，

4 i% r8 J7 n) g% z传输线的辐射也可得到控制。（参考信号完整性分析）

建议采用此种叠层方案：GND，S1，S2，PGND。

wellhope

1 m  n! C- S3 I( J
版主，你好，我用PADSPOWER做好的元件库，可加到PADS2007里面，见不到元件库名。后把元件库后缀名改成PADS2007的后缀名，看见了我做的元件库名，可元件库里面没有显示元件。请教怎样解决？谢谢！（这个元件库用在PADS2005是正常的）。


  O6 D, J% u5 K4 Y5 {1 G: r' `jimmy:
- P9 N# F6 m6 }8 W3 V9 R1 d# s
要用pads2007自带的库转换程序进行转换后方可用。

. Y; j5 R6 B4 M$ b“开始”-->PADS2007-->LIBRARY convert

ivy

0 B2 ]" a+ e, A/ V" r1 n% W
在PADS中怎样样丝印图啊

jimmy:

不明白你说的意思。

routon

/ d& W/ O. g4 a5 ]) \4 A/ s
你好，请问在HDI盲埋孔板中（6层或者8层）如何设置叠层结构？通常的做法是1+C+1的1阶盲埋孔方式，但这样安排产生的问题是第二层必须是走线层，否则就没有优势。有没有直接从第一层打到第三层的盲孔这种做法？工艺、可靠性方面能保证吗？（孔径和1阶的孔径一样，因为想保证第二层（地平面）的完整性）。谢谢。

jimmy:

推荐常用的叠层方案如下：
! t2 |6 _7 X8 u, e7 w" P
! y. S/ I/ N: @" y六层：1-2，2-5，5-6，1-6

/ r% V% T3 F) p八层：1-2，2-7，7-8，1-8

以上两种为手机HDI常用叠层方案，价格最划算。
: y5 q- r1 V* v- Y& V
1 t4 }$ t& a3 c6 G4 i& c+ a嗯，我们现在也是这样做的，但是顶层和第二层的走线就没有屏蔽层了，会不会存在向板外辐射的情形？

jimmy:
- f6 L: K; }6 n5 z+ N! d
2 T- D( A6 B: a0 A5 t% Y* R0 D所以会有屏蔽罩

caoxing

我想请问楼主，在布4层板的时候电源层和地层是如何和信号层相连的啊？比如说贴片ic的引脚GND是通过过孔与地层相连的吗，还是怎么弄的，我看见有些板子在电源层和地层都有走线，对电源层和地层有那些处理啊？
2 E+ `2 Z) p& X& r5 b5 z) B望楼主指教！

jimmy:
+ R; ?4 g; S' D! H2 y7 @6 I
, M$ x9 m( H, G8 n9 _, \' d; U放在TOP层或bottom层的元件通过打via到内层与电源层和地层相连。
( a5 L2 C0 `: d
有些产品因为对成本考虑比较多，所以在不增加板层的情况下，在电源层和地层都进行走线，此种情况是万不得已的。

对电源层和地层的处理，我们最好是把这两层做为平面层，可以起到很好的屏蔽效果。

tianpeng

6 p# X6 ]4 m9 D& {; B0 Q
) f1 j! s" ^1 A* M% ]* y1# jimmy
9 f- z8 f" l7 e
" z8 l1 F; m! a% d. |( FPADS如何才能很好很快的布好局?    有什么方法吗?
: v1 D! E8 q) p' z) \还有我的PADS里面的查错和布铜功能不知道跑哪去了, 找不到了, 怎么弄啊?
     本人是初学者, 希望找到好老师!
$ Z. P  j0 \/ |: N& q$ |: `: q
jimmy:

1 e+ m: s1 D7 {1 }& Q5 X) t+ p布局的速度取决于你对电路的理解还有对pads软件熟练程度，
/ C  n3 R. ]& C* }6 e3 ]/ ]
+ v  C0 u# T) R; D  o( `6 `: C没有快捷的方法，只有多练，多学习，多总结。
" v+ _- M" X+ O$ M, y5 }
查错是：tools->verify design
( J- W" i: ?* S: D8 {  R
不知道你说的布铜是灌铜还是什么意思？

这些命令你查阅PADS的相关教程，相到工具栏相应的命令就可以画铜了。

routon

先将中间部分进行画plane外框，然后灌铜优先性设为0，再沿着板四周画一个大的plane灌铜外框（3.3v),将此外框的优先性设为1，然后灌铜就行了。

/ v0 R( ]" U1 T( A; a' p1 ]3 y如何设置灌铜的优先性？

jimmy

原则上最好在元件面的第二层或倒数第二层设为GND。
7 q4 w+ X" C" a& J' S+ t/ c! p" J
9 [* S3 y; f  I$ ~+ c6 S按照100#routon的叠层方案，可以折衷在S1和TOP层进行GND的灌铜，并通过via（2-5埋孔）与GND平面连接。
. G! \1 B' ~: J9 ?7 [- e
S1和TOP层也要多打GND 的via,以便良好的连接到GND平面层，也可以起到很好的屏蔽效果。

kongkongjushi

请问版主一个问题
logic里修改元件封装后怎么更新到LAOUT 里面

jimmy

ECO TO PCB

jimmy

请问版主一个问题
  \5 d0 W2 d- f/ ylogic里修改元件封装后怎么更新到LAOUT 里面
2 n/ V5 F- F, g7 J4 @9 W; V3 Fkongkongjushi 发表于 2009-2-12 21:53

* F* C! T8 k% N
打开pads layout link链接，选择ECO TO PCB

kongkongjushi

4 y. t* H- O1 X, j! N请问楼主 这样更改layout  里的元件封装
不怕您笑话 呵呵
为这个问题 我郁闷了几天


jimmy:

选中此元件->右键->edit decal->进入封装编辑界面，
8 X% u" w0 `9 U+ x" M( F
在此界面下，CTRL+O，在弹出的对话框Are you sure discard the decal loaded from the board?，选择YES。
2 `2 J: ~, h1 K( D3 }! @1 S
6 H; K$ d' ?  ^: U' X然后打开你要的新封装。

然后file->exit decal editor.

4 k' E, |0 G3 M; y在弹出的对话框中点确定。

kevin

向jimmy学习