★★★ 大家一起学PADS （一）★★★......【有问必答贴】

qisaiman

% }  \7 v" ?2 X% F! K! t% T% e& X
用的是4.0版本，转过来的pcb能够打开，不过把其中封装保存到库里，再编辑的时候没有外轮廓，不知怎吗回事，大家试试看，有没有这个问题。
. ^. P: [+ @( P" ~  C. r3 e
jimmy:
/ J! ~4 u" F( r) q6 D9 J7 N  e
) D; D- i- r4 T0 u元件库的外框设置在丝印层，你没有打开丝印层的color ,所以不可见。

8 q$ K! Y/ u- b3 l, q' j. q6 c把相关层的color打开就OK了

luobin123

4 ]! i  c5 r, P. f/ Q; \
) N+ O2 O/ ^$ P) }8 I% }问过简单的问题。。Layout中不是有自动布局和自动不线吗？
但我没找到自动布线在啦。。麻烦版主指点12.。。
3 R/ v! K* x8 d" {

jimmy:

在router软件里面进行。

wangsong117

封装转换问题
5 ~' _( _  W8 m: S用的是4.0版本，转过来的pcb能够打开，不过把其中封装保存到库里，再编辑的时候没有外轮廓，不知怎吗回事，大家试试看，有没有这个问题。

你封装外框所在层的颜色可能设置的是黑色,和底色一样,随意看不到~
. R0 t9 C5 P2 x改一下丝印层的颜色就可以看的到了吧~

qisaiman

谢谢 我试试

jimmy

原帖由 hanicesnow 于 2008-9-24 14:53 发表
我用的是2007,别人用2005设计的板子,我用2007打开这个板子,用ORCAD10.5输出网表,再导入到这个板子中,
原理图中更改的地方在PCB中没有显示.为什么啊.请楼主帮忙.为什么还将EGND网络自己删除了.这不是白改原理图了吗, ...

( v: t* l. Y- k/ r: |- `! |
. b0 ]. L- K3 T* L4 P7 V8 B! ]对ECO对比时还要选上UPDATE，这样就可以将PCB与原理图一一对应。
2 ]/ _% s4 ?3 Q8 |- y
EGND网络自己删除了是你在原理图上面没有进行连接。

jimmy

原帖由 hanicesnow 于 2008-9-24 14:53 发表
6 i6 }7 h& v3 {我用的是2007,别人用2005设计的板子,我用2007打开这个板子,用ORCAD10.5输出网表,再导入到这个板子中,
原理图中更改的地方在PCB中没有显示.为什么啊.请楼主帮忙.为什么还将EGND网络自己删除了.这不是白改原理图了吗, ...

+ A  ^% E% Z! |. l0 D, W
2 ~! d1 C8 {1 y4 K$ F& t) s' H在ECO对比的时候，要选上UPDATE。

9 a8 G8 s  |4 b
5 I$ O: {* F- M3 k! E0 YEGND网络被删除是因为你在原理图没有连接此网络。

jimmy

已有QQ群：28326856

jimmy

自建封装方便管理，标准化。

jimmy

多请教高手吧
0 U: ]# O# F3 }9 j- g
好的设计习惯不是能用文字表达得清楚的。

- O' B" H) g( J, R2 I就像好的生活习惯一样

jimmy

原帖由 思齐 于 2008-9-26 10:59 发表
- Q( ]1 h7 n& W8 h钻孔对问题
' \/ L. U* r+ O看到一般的PCB,都设有有限的几个钻孔对,如8层板,设1-2、2-7、7-8、1-8，可有些信号只到3层，或4、5层的，什么也要用2-7的钻孔呢？
还有个“地”的问题
手机中有模拟地和数字地，它们是布在同一层还有不 ...

  v! o- I- s& K4 l0 D
: M0 O, D. T4 k; G1 _! i( c* X这是盲埋孔常识。相关的资料可到群共享下载（PADS手机盲埋孔设计资料）
" t+ X5 [- `7 m5 L9 t3 k$ H
模拟地与数字地分开，最后在单点接地这是老生常谈的经验，相关资料可在论坛上面找到。

jimmy

原帖由 loveineda 于 2008-10-10 13:18 发表
初次使用PADS，出现如图中央的问题，左边的电容和右边FPGA不能正常连接！
可能是我的走线比FPGA的管脚要粗吧，导致在DRP模式下，出现FPGA这边用非常细的线来连接
( E4 k, y3 ?  G$ C, ?这个问题能在开DRC模式下解决吗，有的话，告诉我方 ...

' m' u: W  \& ?/ R: r' [, l: l$ m
那是因为你设置了安全间距不当的原因。比如你的FPGA的元件脚间距才6mil，而你的安全间距值设了10mil 或6mil以上，而又开启了DRP走线的话，当然无法连接。

我很少开着DRP走线。都是设置好显示栅格和设计栅格好，利用栅格的功能来进行走线。很少修线。

jimmy

原帖由 maozhiqiang 于 2008-10-22 15:02 发表
Value值显示问题
9 A$ ]4 z" l: F最近画了一块板，线也弄完了，最后时，老板要求出图制版是显示出VALUE值来，
+ \3 }* Y1 Y+ o! j我用allegro画的原理图，PADS布的线，现在板子布好了，想加进去VALUE值，却不可以；
关键是我最开始导网表是没在后面 ...

; z& m9 M9 a9 S2 f9 ~3 m
用ORCAD重新生成NET，再导入进行对比，更新是可以做到的。

jimmy

原帖由 古域清流 于 2008-10-22 20:07 发表
% |+ K3 N9 \! I4 ~, k; w# K请问有尊敬的版主，我在使用LOGIC的时候，为什么不能接地？？按右键选地的时候弹出一个窗口,提示:
pin discrepency    decal gatefor gate number#   
还有就是我画线的时候可以在线走到一半的时候双击左键悬空,而 ...

6 A: U) [6 ^0 ^7 C

  `) Q$ n$ [% f! l! t/ n可以接地。画走线的时候按SHIRT+空格就可以了，TAB可以进行却换.
: K; \+ Z5 I) l
* p' B3 a' f1 n! Y$ m& P请用默认设置。

jimmy

原帖由 maozhiqiang 于 2008-10-27 15:58 发表
3 }# k1 g8 t- a; z4 P0 p- \. L& X求助:网表问题
- B0 o8 ?; L/ j; \重新装了下电脑结果,输出网表时提示      :
Design Name: D:\资料\复件 FINAL.DSN
[FMT0012] Can't open first output file
& R( D, j0 @0 m3 K, b#各位碰到过没有,帮忙啊,先谢谢拉!
3 D( H! S9 Y4 q0 Z4 e* \% m- x. R
2 o4 Q* N. e! h斑竹救命

$ F  A  m: f* K) C请将FINAL.DSN改为FINAL.ASC

jimmy

原帖由 qisaiman 于 2008-10-27 20:33 发表
, O3 D! E9 W- ]用的是4.0版本，转过来的pcb能够打开，不过把其中封装保存到库里，再编辑的时候没有外轮廓，不知怎吗回事，大家试试看，有没有这个问题。13260

! v$ {+ k6 R) L  v* W$ U8 t. A. g因为转过来的封装的2D线是放在顶层丝印层，而默认的显示顶层丝印层是没有设置COLORS的，你把顶层丝印层的COLORS打开就可以看到了。