TLV62130降压DCDC使用求助

lfljiang

* O' Q  U* D4 R* K: \" g; J2 g

0 i) j: x& W8 |$ \

" S, Q9 r: ^. l& t- [0 r

最近有一个项目需要用到输出5V/3A的DCDC，于是选了一款：TLV62130，虽然看了规格书(见附件)，但是有几个引脚功能还没搞明白，大家了解的能否指点一下，万分感激！谢谢！

不明白的引脚：

1. PG      对于PG引脚，规格书有推荐接 low，也推荐接 high，请问这有什么不同 ？ 实际使用接high还是low好？         

2. DEF    看不懂该引脚功能

3. VOS    一样看不懂该引脚功能

4. UVLO    这是个什么功能？ 芯片内部的

+ L) k! C6 M$ v  ^$ u" u: g; S

/ i5 U1 `! U3 l  v. R) n& J

6 {4 h, ]9 W! F4 W

) p" G) A, X; {" o; H* O" ]4 R# L

yhg-cad

UVLO  规格书上有写的啊，最低输入电压。应该 就是最低启动电压吧

Aubrey

PG: 即DC/DC常见的Power Good信号，是输出电压检测信号，开漏（open-drain）所以要上拉，电压输出异常时被拉低。
5 }. A1 h2 l: J- R7 C7 E8 q, `; GDEF脚：规格书上说了，选择正常电压输出你就把该脚接地，选择正常电压5%范围就拉高它。一般接GND。
* L: k: L& R2 K, F# UVOS：即Output Voltage Sense，环路控制的一部分，按参考图纸接。
. L4 q2 Z/ `4 VUVLO:Under Voltage Lock Out ，低电压锁定。是供电电压低于IC的开启门限电压时的一种保护模式，具体是UVLO的迟滞功能来减少IC激活频率。

AD9_PCB

1、PG是电源电压好坏状态指示脚，内部开漏模式，需外加上拉电阻。上拉电阻之后高电平标示输出电压正常，低电平标示输出电压不正常。

AD9_PCB

1、PG是电源电压好坏状态指示脚，内部开漏模式，需外加上拉电阻。上拉电阻之后高电平标示输出电压正常，低电平标示输出电压不正常。
2、DEF 标示输出电压精度，将此脚拉低，输出精度高，拉高，输出精度+-5%
4 p) [' s8 n4 \: H3、VOS 表示输出电压探测脚，探测输出电压同时对内部电路补偿校准。
, ~8 c% _- c$ `4 h4 l# a1 F* E0 G4、UVLO 术语：under voltage lock out 低压锁存输出。就是输入欠压保护。

weizai9212

楼上两位正解。

wendell

帮顶一下

yitong7601

哪个正常的人能崇拜一只蟑螂呢?

huang8weijie

0 Q: Q: l# T( K; ^: Y8 E$ t帮顶一下