|
1 第1章 常用封装简介 6
9 S2 t$ V5 O3 A1 ?3 U& }7 b2 m# w1.1 封装 6
% J0 W) O+ a$ L/ I7 U S1.2 封装级别的定义 69 F& w# u y& Q% @4 L" i( S
1.3 封装的发展趋势简介 6
3 |5 E# }- q2 b3 r1.4 常见封装类型介绍 9
1 F3 v* W* ~2 x% k% v1.4.1 TO (Transistor Outline) 9
- B* w6 a7 P' y- Z# ?5 k/ W. A8 {1.4.2 DIP (Dual In line Package) 9
; {5 S* L+ F) A( G7 }2 ~) ~1.4.3 SOP(Small Out-Line Package)/ SOJ( Small Out-Line J-Lead Package) 10* U$ C" F# U0 d2 O$ q
1.4.4 PLCC (Plastic Leaded Chip Carrier) 11% e4 W- Q) @. n' |% C! Q
1.4.5 QFP(Quad Flat Package) 11
# d6 v8 E/ i) r' a" O: _+ M+ {8 L1.4.6 QFN(Quad Flat No-lead)/LCCC(Leadless Ceramic Chip Carrier) 16! C% l1 s) c# z' I8 w
1.4.7 Lead Frame进化图 17( U3 i4 @0 c% \3 A
1.4.8 PGA(Pin Grid Array Package) 17' ]" {3 C# Z3 u: I9 X
1.4.9 LGA (LAND GRID ARRAY) 18( T* I' `. T2 {% f# f/ C) A9 v' f
1.4.10 BGA(Ball Grid Array Package) 18
9 X F" c& ]6 R+ t1.4.11 T BGA (Tape Ball Grid Array Package) 19* S; n: H3 n% b( K, u
1.4.12 PBGA (Plastic Ball Grid Array Package) 20
G1 c5 {& N3 }* f3 h1 @6 |+ u1.4.13 CSP Chip Scale/Size Package)/ FBGA (Fine Pitch BGA) 217 m: x- L6 j0 i- z, n& d2 x
1.4.14 FC-PBGA(Flip-Chip Plastic Ball Grid Array) 22' `/ g% c; E2 ~, X
1.4.15 WLCSP(Wafer-Level Chip Scale Packaging Technology) 23& K' E* X" E5 I. i/ L7 u( Q
1.4.16 MCM(Multi-Chip Module) 25, Y1 ~' b8 e2 j: ~! K- v5 `
1.4.17 SIP(System In Package) 26
$ t I6 r; V. E7 y# u; [( L5 o1.4.18 SOC 27. x$ t2 ]" s8 z, r' K
1.4.19 PIP(Package In Package) 30
. y! X. _% d+ L0 y O5 [% ~1.4.20 POP(Package On Package) 30
8 v$ F; O( l- n) q1.4.21 TSV (Through Silicon Via) 32
/ H( M* l1 I4 u$ L) N1.5 封装介绍总结: 34 N8 s7 ]1 g5 B
1 第2章Wirebond介绍 5* `* Z- f; _) T" @2 d) D+ _
1.1 Wire bond 特点(成熟,工艺,价格) 5
2 D! }. y4 A- R ?, |" |7 e1.2 Wribond的操作过程(每步骤有图) 80 Z8 y4 @, l# Z: Q6 s% K9 f
1.3 哪些封装适合于使用Wire bonding工艺 12: H( y6 t0 n0 F$ g
1.4 Wire bonder机器介绍 14. r) C3 A# R9 g/ J3 _; ]
1 第3章 LEAD FRAME QFP封装设计 6
6 K' l* Z2 S3 P$ J: z1.1 QFP Lead Frame介绍 6
8 q r6 ?7 c! P2 o- s) b3 q0 D1.2 Lead frame 材料介绍 8! {1 `; ]: j+ x O0 f& }
1.3 Lead frame design rule 8
1 m/ r2 }: k9 s- U' F1.4 QFP Lead Frame 设计方法 10
8 _! W8 T1 N1 L$ c1.5 Wire Bonding设计过程(以autocad为例) 17
5 O- t0 }1 P# c1.6 Lead frame Molding过程 220 c/ G; ?4 G( T( ?
1.7 QFP Punch成型 (整块没Punch lead frame的图) 24
: b: p$ ]% j1 S q# h& S7 D8 S1.8 常用Molding材料的一些介绍 262 \* c9 F9 r' y
1.9 QFP lead frame生产加工流程 284 u9 n$ U: [' Q& j2 g9 e2 P
; X+ Y/ W9 I l第4章 PBGA封装设计 7& g# e0 h9 j- T; |0 V2 ?* Z
1 WB_PBGA 设计过程 76 W/ n- s9 Z( V6 E1 Y; J$ K
1.1 新建.mcm设计文件 7
9 z7 K- N2 J1 S% g" d1.2 导入芯片文件 8
7 p4 c, C9 {( S4 K, W+ T b! D1.3 生成BGA的footprint 13* d+ O. D8 l' n. x& Q
1.4 编辑BGA的footprint 17
- S+ P2 t" [. E. I1.5 设置叠层Cross-Section 20
6 X _" a) e" V+ O: I* j' _ @1.6 设置nets颜色 213 V; m0 e0 ^0 O" g7 J) |: O
1.7 定义差分对 22* E/ A& x! R6 b# D/ r6 D
1.8 标识电源网络 23, e; T4 p; q& X7 V# X
1.9 定义电源/地环 24
+ j) I/ B5 R' [8 [1.10 设置wire bond导向线WB_GUIDE_LINE 27% H' ^9 f& y( y
1.11 设置wire bond 参数 30
! c/ `- a/ e$ c5 b |& G8 P1.12 添加金线 wirebond add 34( }6 t7 t3 i; z5 {2 b% J- k, k
1.13 编辑bonding wire 36
/ g0 A* [( |9 \! X7 z! J1.14 BGA附网络assign nets 38. t3 f+ X3 F+ `9 j) E( Q! l
1.15 网络交换Pin swap 42/ v3 G9 j0 E$ z9 I' S+ O
1.16 创建过孔 440 c$ s2 p3 \# }( K6 V
1.17 定义设计规则 46
2 ^) e8 R2 C" }" A5 P1.18 基板布线layout 49
( S0 n; U; w) D* j" A: G/ x1.19 铺电源\地平面power/ground plane 51( |2 ?) S2 `5 _/ f( l( |; e
1.20 调整关键信号布线diff 53
1 _" m) s! v+ |8 r; c% }+ O# X1.21 添加Molding gate和DA fiducial mark 56
% c! R" O9 [; a0 h, Z1.22 添加电镀线plating bar 58
* p! ?5 H1 P# J. m1.23 添加放气孔degas void 62
, U0 H' A# U, o+ C) P% n, H- q1.24 创建阻焊开窗creating solder mask 64/ z z! Q1 |5 L$ T# o$ t7 O8 x
1.25 最终检查check 67
0 S) F/ y5 f. ] Z. ^* z1.26 出制造文件gerber 68. l# b, i2 Q! h6 Q1 g! ?
1.27 制造文件检查gerber check 722 Z& a& n5 Q8 J+ \) U. I
1.28 基板加工文件 74: F* i, P, i+ J
1.29 封装加工文件 75; P& I! z* a: |) E0 @1 D5 a
. w: s# j/ q+ J0 H* A. O5 V
1 第7章 pbga assembly process 7
" Z" _' y; @1 _: U1.1 Wafer Grinding(晶圆研磨) 7
& j: c" p( A3 h A" |: C1.2 Wafer Sawing(晶圆切割) 9
. Q3 r3 r0 x" ~; Z) t1.2.1 Wafer Mounting(晶圆贴片) 10: D8 l" N9 j( F9 m( Y9 H
1.2.2 Wafer Sawing(晶圆切割) 10
& w+ y; p1 c' o6 Q: L) S ?1.2.3 UV Illumination(紫外光照射) 11& X: N. g* \2 u7 i
1.3 Substrate Pre-bake(基板预烘烤) 11
) |5 {6 n1 I$ [: H( L+ Q, P0 c1.4 Die Attach(芯片贴装) 12
6 \% U$ O8 H0 X! E( m1.5 Epoxy Cure(银胶烘烤) 14
% x) g4 N9 A1 s5 M k& P. d* s1.6 Plasma Clean (电浆清洗Before WB) 14
. w7 {1 `7 Z, B& O8 ?0 p) I1.7 Wire Bond(金丝球焊) 15
2 Q d$ [/ }( z0 y6 a% i1.8 Plasma Clean (电浆清洗Before Molding) 17
0 l+ i) @% Q$ j% M1.9 Molding(塑封) 18% C# E- V% z! E `* e3 u' o
1.10 Post Mold Cure (塑封后烘烤) 19% w' `5 e' d* d8 G
1.11 Marking(打印) 20+ i# O9 T( L; n! J0 V- \8 ?
1.12 Ball Mount(置球) 22
. F; `6 v/ _5 Q4 e0 w6 S: t+ {, ]# y1.13 Singulation(切单) 220 w3 }+ |- u0 Y# j+ T
1.14 Inspection(检查) 231 R$ L' Q+ N2 l- t3 C! v1 u: F
1.15 Testing(测试) 244 L7 w/ z+ m; y, Z2 G+ E
1.16 Packaging & Shipping(包装出货) 25
+ [8 o% ~2 \1 `4 C4 z
, n2 k8 t0 O2 K6 L" z+ ~1 第6章 SIP封装设计 81 T( E2 A$ T$ K0 p: T: P/ _
1.1 SIP Design 流程 9; `1 b1 [+ i d) X4 X# x$ a
1.2 Substrate Design Rule 11
. E. \: e3 u3 P# g* \! O; B1.3 Assembly rule 14
/ G7 G3 z* O5 L& j: J# U+ W+ B1.4 多die导入及操作 16
( K4 {4 Q! H* F0 H+ G9 b) y1.4.1 创建芯片 162 a+ m: i5 q0 _" e7 M& h
1.4.2 创建原理图 34
c& N2 S, V; Q) o1.4.3 设置SIP环境,封装叠层 36; G/ Q9 V4 j/ F7 H9 J* @7 Q
1.4.4 导入原理图数据 42, f- M5 a$ T' P8 z2 F7 V
1.4.5 分配芯片层别及封装结构 46# R9 t: x) n0 p: ~
1.4.6 放置各芯片具体位置 49
6 @5 f' i- o+ v) ]# c7 A6 L1.5 power/gnd ring 454 |. e+ l) j, e1 V
1.6 Wire bond Create and edit 59
5 X7 V, g7 {2 e. D6 H; {8 n1.7 Design a Differential Pair 686 F; y4 m: N& A) W: ?
1.8 Power Split 736 K5 E# m$ T% I$ r/ R5 ~
1.9 Plating Bar 784 l0 b& J. E7 C) j8 g
1.10 八层芯片叠层 838 { R3 R }* X: N) \9 p3 v
1.11 Gerber file/option 83
# b* `* g9 X0 ]5 L/ t) M; O) i1.12 封装加工文件输出 91
1 H' p; Y% P; C1.13 SIP加工流程及每步说明 100
8 C, d" {1 Q/ m$ M) b1 第7章 FC-PBGA联合设计 70 w3 f0 ~; L! A6 `% X* {7 ^ I
1.1 高PIN数FC-PBGA封装基础知识 73 z. R6 R9 q c# A
1.1.1 高PIN数FC-PBGA封装外形 7
6 z& k- \7 \" g& L, F4 B1.1.2 高PIN数FC-PBGA封装截面图 7
. q8 y: ?4 e1 M& e1.1.3 Wafer 87 t. W% [( u# w/ e
1.1.4 Die/Scribe Lines 8
# l, N" b: H7 W) ]2 D1.1.5 MPW(Multi Project Wafer) 87 M9 k, K v! s
1.1.6 BUMP(芯片上的焊球) 9
+ U) ~5 u# L! Q1.1.7 Ball(封装上的焊球) 9
3 B! C" c+ L! V1 H: I1.1.8 RDL 107 s9 {1 d, n6 O( o& G& }5 p5 Z; v
1.1.9 SMD VS NSMD 11, A' Z1 t X1 ?" L- |' j
1.1.10 FlipChip到PCB的链路 12! @& V& A; b& l! B( n1 p/ U) I, e
1.2 封装选型 12
- |" p* N# m U, X1.2.1 封装选型涉及因素 129 g, y0 u& e. W2 D2 f$ `# S
1.3 CO-Design 14
. Q# \5 B( D: ~1.4 Vendor推荐co-design的流程 14: m! z6 b# a- F% n2 q
1.4.1 Cadence的CO-design示意图 15
6 |$ F g% ]6 M5 ^- n n7 M0 J1.5 实际工程设计中的Co-Design流程 16
- f7 z' l3 ]3 [* s0 t% N" p* T1.5.1 Floorplan阶段 18+ @, d- n3 {& r; C" \
1.6 FLIPCHIP设计例子 29
. f: D! C% n3 L$ c7 B5 D2 }1.6.1 材料设置 290 ~# C. m7 q3 N% B5 Y; k4 Q
1.6.2 Pad_Via定义: 32
. a# [0 W v& D0 S1.6.3 Die 输入文件介绍 34. r& i; z$ g" L0 ^6 w1 X3 ^3 _
1.7 Die与BGA的生成处理 34! F, L* k+ Y/ F( C. L* H- n
1.7.1 Die的导入与生成 341 } _+ i3 D) H
1.7.2 BGA生成及修改 38
, ^3 A3 d; L G( ~3 P, G k1.7.3 BGA焊球网络分配 44
; L4 J* N4 Q7 \6 q+ r% n( E7 D% m1.7.4 通过EXCEL表格进行的PINMAP 47
& o- s* w5 I! J1 X- H) f1.7.5 BGA中部分PIN网络整体右移四列例子 48: \5 H3 `1 h" y( B; z
1.7.6 规则定义 51
# e) O9 d( q, R: s1.7.7 差分线自动生成方法2 582 f, K6 l3 ?+ ]+ M2 e4 Q
1.7.8 基板Layout 58$ o, ^0 q! G7 A# K) A. x! J% E
1.8 光绘输出 645 _1 o# b; c& i8 L5 ^1 m) I9 f
1 第8章 封装链路无源测试 5 P- C' ]8 m- @
1.1 基板链路测试 56 T O3 F% Z+ | M+ n5 [" z
1.2 测量仪器 5
+ x2 j: Q5 u9 e! A1.3 测量例子 5
$ G5 y- P& p+ l: e1.4 没有SMA头的测试 76 @7 Z3 X9 X' z; b2 N9 H+ E
1 第9章 封装设计自开发辅助工具 5
7 q( c+ k1 ?. C/ u: U1.1 软件免责声明 5
% h6 w; J! N6 D1 L. q1.2 Excel 表格PINMAP转入APD 62 `: p. p+ ]8 D" K
1.2.1 程序说明 6
7 p# g% ]5 o8 e; G- J1.2.2 软件操作 7
, {6 Q% g4 {7 }. Y9 H$ t/ s1.2.3 问题与解决 132 M8 W1 U6 N6 N, Q9 j
1.3 Excel PINMAP任意角度翻转及生成PIN NET格式 14; m4 M7 i- w2 U; ?) X
1.3.1 程序说明 14
" X0 `8 ~% `2 @, m/ _1.3.2 软件操作 14 J2 x+ {. V' f* p$ _% U
1.3.3 问题与解决 18! S6 ?0 {) D: E$ z* ~9 {
1.4 把PIN NET格式的文件转为的Excel PINMAP形式 18
3 I5 \- T( y0 o& {' Z# M& Z- Z3 j4 o1.4.1 程序说明 18
3 C4 A8 W, h9 }* Q' P1.4.2 软件操作 19
' ^+ n e' J4 b* L7 H, e1.4.3 问题与解决 200 \+ v ]2 I5 Z
|
|