|
1 第1章 常用封装简介 6) Y, @0 T. i2 j( i/ m) a7 h
1.1 封装 6
- l" Q! \* V6 \3 y+ \( I1.2 封装级别的定义 67 p$ [1 {- ~8 V9 ?2 v( ~ r7 A2 o
1.3 封装的发展趋势简介 6; g; ~( \8 Z# I8 U1 o6 y
1.4 常见封装类型介绍 9
8 q9 f4 x: g/ m3 C; _9 w% Y7 ~1.4.1 TO (Transistor Outline) 9
% e" [8 ?1 e9 k9 _1 I1.4.2 DIP (Dual In line Package) 9
& d3 h+ D2 P% p8 M1.4.3 SOP(Small Out-Line Package)/ SOJ( Small Out-Line J-Lead Package) 102 m# v* p+ g7 R4 O
1.4.4 PLCC (Plastic Leaded Chip Carrier) 11$ U, _% n" e6 F
1.4.5 QFP(Quad Flat Package) 11
1 W0 O# R( ^0 }2 y `& Q$ a1.4.6 QFN(Quad Flat No-lead)/LCCC(Leadless Ceramic Chip Carrier) 169 R y' b/ Z! E* P1 C/ d4 F
1.4.7 Lead Frame进化图 176 y+ D& {9 `% C
1.4.8 PGA(Pin Grid Array Package) 17
3 N& R+ n; j5 z, \1.4.9 LGA (LAND GRID ARRAY) 18
0 i9 K2 U: K% I4 a1.4.10 BGA(Ball Grid Array Package) 18; B3 I; o; L" X5 \/ H
1.4.11 T BGA (Tape Ball Grid Array Package) 190 `% L) W6 f6 ~2 i
1.4.12 PBGA (Plastic Ball Grid Array Package) 20$ f9 s0 W3 v* Y+ X& H
1.4.13 CSP Chip Scale/Size Package)/ FBGA (Fine Pitch BGA) 21! f- k/ C/ {& m+ t! R0 u& V; q
1.4.14 FC-PBGA(Flip-Chip Plastic Ball Grid Array) 22
. o7 @4 w- R* a7 y- m6 R, @: u1.4.15 WLCSP(Wafer-Level Chip Scale Packaging Technology) 236 o# @1 C+ f7 f5 R
1.4.16 MCM(Multi-Chip Module) 25' l$ a. W% }1 R0 U3 m0 K$ T5 E' Z
1.4.17 SIP(System In Package) 26" M" f- J3 k8 E3 M, K7 E
1.4.18 SOC 271 V6 I; \+ y# Y' x3 e8 t
1.4.19 PIP(Package In Package) 30% K8 r, s7 ^: ]; B
1.4.20 POP(Package On Package) 307 ]% ~; j8 N% B
1.4.21 TSV (Through Silicon Via) 32% W1 I& p5 n( h# ~
1.5 封装介绍总结: 34( g1 M* M* F% c- ~; l5 F3 C! |
1 第2章Wirebond介绍 5) B8 G# C% r& |1 {, P! \0 g
1.1 Wire bond 特点(成熟,工艺,价格) 5
7 z4 `, {; x& y; ?: v1.2 Wribond的操作过程(每步骤有图) 8: [4 g5 l' Y9 l9 v, ~
1.3 哪些封装适合于使用Wire bonding工艺 12! _' y5 K( d; Y. y$ h7 b
1.4 Wire bonder机器介绍 14
$ ^9 W+ @5 L0 T4 J* Q1 第3章 LEAD FRAME QFP封装设计 6
7 V6 W# V& ~9 H7 M+ [1.1 QFP Lead Frame介绍 6
3 B! B. J; ~, G% I1.2 Lead frame 材料介绍 8) {" T- X O/ ~% X$ y$ ~% M
1.3 Lead frame design rule 8; K$ g) g" ^8 i# `8 h
1.4 QFP Lead Frame 设计方法 10. R9 D H% o" Q+ h$ ?5 r
1.5 Wire Bonding设计过程(以autocad为例) 17+ p5 i# o9 _' t& s; M4 z |
1.6 Lead frame Molding过程 22
) d* I, G. E5 s% B0 o9 y- }1.7 QFP Punch成型 (整块没Punch lead frame的图) 24+ F# I; c1 E" y; v2 e9 O
1.8 常用Molding材料的一些介绍 26
& w3 m8 X l( M+ f" X6 s1.9 QFP lead frame生产加工流程 28
2 Z$ U8 {8 x( z9 _( r. n: ]! u, C3 G7 d
第4章 PBGA封装设计 7+ y- y7 }1 |& H$ c+ b* e
1 WB_PBGA 设计过程 7 o3 u0 W% A+ j& C0 {, ^, K
1.1 新建.mcm设计文件 7, x( \+ y/ c# }8 Q5 ?
1.2 导入芯片文件 89 o2 o0 |& W0 P' n
1.3 生成BGA的footprint 13
( M1 y, a h4 O; M( h* X1.4 编辑BGA的footprint 17
5 G9 {0 l& O E0 y1.5 设置叠层Cross-Section 20* H- L! L v1 @2 {5 v
1.6 设置nets颜色 21
! O' j, K1 A# ]5 ]& f- ~1.7 定义差分对 227 G7 b/ h* F) ~; A
1.8 标识电源网络 230 t% [+ R4 C, J9 Y
1.9 定义电源/地环 24& N3 Q- f- ]( i/ X$ m' z# m5 j' d
1.10 设置wire bond导向线WB_GUIDE_LINE 27+ {& N) x* o! |$ @4 T% t2 Q! _
1.11 设置wire bond 参数 305 [& b) h! q! q0 E$ \
1.12 添加金线 wirebond add 341 [: L0 l/ |; \
1.13 编辑bonding wire 36
5 w0 o& L2 O' w2 K& Y$ S# j1.14 BGA附网络assign nets 38& y+ i, v+ b4 u# N( ^
1.15 网络交换Pin swap 42
: P8 {3 `5 R& u; W- c! ]5 v1.16 创建过孔 44* o- q7 {$ u1 P7 T- ?" K) z7 O
1.17 定义设计规则 465 \: ~5 h$ T0 l" Z( M
1.18 基板布线layout 49
- e4 t! B, R# x: D3 q1.19 铺电源\地平面power/ground plane 51
; V e4 Z# m9 E8 X/ g. j( F1.20 调整关键信号布线diff 53$ m8 y: Q" A, R+ ~% B! m
1.21 添加Molding gate和DA fiducial mark 563 Q) D, [3 n" b% k6 ^
1.22 添加电镀线plating bar 58
, c( _4 n; c, T1.23 添加放气孔degas void 62
7 X2 E0 l; Q/ F" i) x9 j1.24 创建阻焊开窗creating solder mask 647 Q2 C! h, m, z/ Y
1.25 最终检查check 67
: @3 |; t- @' }2 X1.26 出制造文件gerber 68: D3 k4 O' A; { y* y$ y
1.27 制造文件检查gerber check 72$ ^( d1 p; B' g* g6 ]$ H
1.28 基板加工文件 74
% d& \. {9 c+ Z3 [$ [/ z1.29 封装加工文件 75
0 G( `( ~7 R5 l8 {& Y$ P; Q
5 X$ D$ n, r3 F2 C3 n% C R: @1 第7章 pbga assembly process 7
/ a: F9 T3 k9 T t, P0 S) X0 g1.1 Wafer Grinding(晶圆研磨) 7
' d6 _4 d1 k& R6 e1.2 Wafer Sawing(晶圆切割) 97 V, @& e& l9 m
1.2.1 Wafer Mounting(晶圆贴片) 10& P+ b9 X9 w3 Y3 A" ^9 ]
1.2.2 Wafer Sawing(晶圆切割) 10& J* l) t% r2 m
1.2.3 UV Illumination(紫外光照射) 113 k8 O: }, h: n
1.3 Substrate Pre-bake(基板预烘烤) 11, j- F; ~% o8 ~/ U% C- |1 k
1.4 Die Attach(芯片贴装) 12
w, @1 r6 w8 u; j; ^; ?1.5 Epoxy Cure(银胶烘烤) 147 ~. ]2 e- L1 N+ ]$ Y# F
1.6 Plasma Clean (电浆清洗Before WB) 14" u) e) R0 g5 {0 ^# a
1.7 Wire Bond(金丝球焊) 15
: v1 U3 a! ?: T) ^) c* t1.8 Plasma Clean (电浆清洗Before Molding) 175 z9 K, K3 d- V& Y$ F" o
1.9 Molding(塑封) 189 E* }% b3 O3 M+ i# ~; ]
1.10 Post Mold Cure (塑封后烘烤) 19
% W+ n0 N2 B; e+ ]0 `1.11 Marking(打印) 20& B# F2 W6 p' V0 u$ V- x
1.12 Ball Mount(置球) 22
# I& ~5 J$ E: G9 t' X) W5 L$ U8 ]1.13 Singulation(切单) 22" n D/ w' z6 Q
1.14 Inspection(检查) 23( j& }6 N* ]" W5 P6 H* U' O
1.15 Testing(测试) 24
# s: z& x! ?! |, S! a$ \ j! A1.16 Packaging & Shipping(包装出货) 25
3 R/ j; i1 G% _9 f ]
4 x( k* |( y6 K1 第6章 SIP封装设计 8
2 z6 |3 j# M# I1.1 SIP Design 流程 9
. Q" @4 [% O# \5 J3 Y( A1 p0 l% |1.2 Substrate Design Rule 11$ G0 j4 a. l3 ]. N& \* t
1.3 Assembly rule 14
7 R3 }" B) I2 u+ f0 H7 _1.4 多die导入及操作 16/ b5 i( k3 z4 D0 R. I' n
1.4.1 创建芯片 164 r. o/ X3 W" F5 _3 `$ Z: y# s; g
1.4.2 创建原理图 34) N6 {- ^* P. {+ C% h
1.4.3 设置SIP环境,封装叠层 36# a; K/ O; J5 I- x$ C5 g1 [ ]4 h
1.4.4 导入原理图数据 42
B, e9 L% }( |6 O& l5 f/ F, n1.4.5 分配芯片层别及封装结构 465 X0 j# e) O% J6 Q/ q" K' K# ]
1.4.6 放置各芯片具体位置 49
# e: q1 n) A k. s1.5 power/gnd ring 453 t l. ?# O$ S/ m! c7 l
1.6 Wire bond Create and edit 591 _2 q/ s _- u. V0 ?1 `3 T
1.7 Design a Differential Pair 686 S6 a$ f- A9 R. w0 N8 y1 C
1.8 Power Split 73( ]' l" g) w3 m2 _! Y$ h+ ?$ w5 O# a
1.9 Plating Bar 78
7 H: f8 V' U5 D9 h7 n0 y. F1 i1.10 八层芯片叠层 83
9 y7 T0 L3 X+ E3 ~- a* W1.11 Gerber file/option 83 _3 Y5 B0 F. d# s7 ?
1.12 封装加工文件输出 91/ J' @4 y8 ~: M1 ~$ J& s
1.13 SIP加工流程及每步说明 1000 z2 Y2 H9 [( ~" A p2 Z
1 第7章 FC-PBGA联合设计 7
. D8 [ j7 m: I$ {1.1 高PIN数FC-PBGA封装基础知识 7
) \4 ?9 P2 o9 V1.1.1 高PIN数FC-PBGA封装外形 74 l1 {* P$ y. |5 @! j, u4 N
1.1.2 高PIN数FC-PBGA封装截面图 7
$ Q Z7 f( `3 g1.1.3 Wafer 87 a* o1 y5 \ y
1.1.4 Die/Scribe Lines 8
' `$ Q5 J; F5 `1.1.5 MPW(Multi Project Wafer) 88 p; D1 R {8 \7 Y% ~% \7 U
1.1.6 BUMP(芯片上的焊球) 9 o, G+ M/ W* ?9 f
1.1.7 Ball(封装上的焊球) 9
5 J3 C: S6 D' I% R1.1.8 RDL 10
( Y2 ]1 Q' I# S& c8 \$ V1.1.9 SMD VS NSMD 113 N! b# a7 d$ g' Z) V- N
1.1.10 FlipChip到PCB的链路 12
5 i+ _- R& S/ ^1.2 封装选型 12$ v- K/ w. ?4 W, B& `1 k+ |( `
1.2.1 封装选型涉及因素 12
5 w# z0 l( ~2 j6 _/ u: l1.3 CO-Design 141 R/ k! t7 O1 O, {0 B! Q& }
1.4 Vendor推荐co-design的流程 148 w# I* O/ h1 y& S7 E7 e* W8 {
1.4.1 Cadence的CO-design示意图 15
/ j9 m, }$ D7 |/ |0 {1.5 实际工程设计中的Co-Design流程 16. U0 m* a& t) w0 R/ m S% z1 E5 y
1.5.1 Floorplan阶段 18( }0 P+ |& u: a; n- l5 j5 j
1.6 FLIPCHIP设计例子 29) u6 V2 ]$ n. t! n. a
1.6.1 材料设置 299 F! J/ D2 j) G
1.6.2 Pad_Via定义: 32# N3 y. U% a" V9 I/ _5 L
1.6.3 Die 输入文件介绍 34
( \: c; J$ X# b5 _1 V1.7 Die与BGA的生成处理 34
3 e5 V, z O5 n- q% w0 N7 D' L" w1.7.1 Die的导入与生成 34
4 E, l& j+ h. q1.7.2 BGA生成及修改 38
: Z, ?4 T W7 y( B7 v( D8 s7 @1.7.3 BGA焊球网络分配 44
4 _1 }: r0 ]8 m T/ M! g! U; Z1.7.4 通过EXCEL表格进行的PINMAP 47; _+ D+ R# O, Y" ~# F1 _
1.7.5 BGA中部分PIN网络整体右移四列例子 48% e& s2 z) K4 w8 ~. {; N9 V
1.7.6 规则定义 51
. i2 R- t. r" l$ [& M1 y5 u1.7.7 差分线自动生成方法2 58
* N3 I1 Y7 B/ _* _( a: C9 B0 d1.7.8 基板Layout 58
# q3 H5 A& M0 K9 r3 S; y) U4 `1.8 光绘输出 64
: c7 o" i* B9 `1 第8章 封装链路无源测试 5
+ Y/ Q. F* \! W1.1 基板链路测试 5' t! h& f9 ?- e4 ~
1.2 测量仪器 5 I& i4 C7 a) g, H% m' C4 D) X
1.3 测量例子 5
) N# g! s' u3 z4 C: O* e/ [! w2 A$ L1.4 没有SMA头的测试 76 O- M. t' L; {, ?% v
1 第9章 封装设计自开发辅助工具 58 `' f! Z8 V+ {0 d& [/ F& u
1.1 软件免责声明 5
! q6 G1 C- u9 @' O* q7 t$ @. P1.2 Excel 表格PINMAP转入APD 69 i" o3 c! j$ i1 x& ?7 q
1.2.1 程序说明 6
4 \% e- G8 _0 t8 Z1.2.2 软件操作 71 ]8 |! ^/ | x m) d) u$ r
1.2.3 问题与解决 13
& @% Y* d) ]) n% Z1.3 Excel PINMAP任意角度翻转及生成PIN NET格式 148 t0 A. O5 ?0 q$ v" J! i
1.3.1 程序说明 14* ] s7 I3 P9 e3 p- C0 ~# b2 [
1.3.2 软件操作 144 r: B& y. _2 _2 |
1.3.3 问题与解决 189 R+ P7 D3 a. ]' L6 D
1.4 把PIN NET格式的文件转为的Excel PINMAP形式 18
0 W: }/ v- R# [! i# v: M' t1.4.1 程序说明 18
% W+ B4 g6 ?& |1.4.2 软件操作 194 B" ?, k4 \% X$ T6 _/ d, y6 @/ m# ]
1.4.3 问题与解决 20" n% I( R8 c, _" S% _
|
|