|
1 第1章 常用封装简介 6
! ^8 O/ q! b1 d3 z6 f1.1 封装 6$ p6 b7 G. v% v9 Y
1.2 封装级别的定义 61 H$ o; R) N6 V
1.3 封装的发展趋势简介 6
& T3 A' z9 D% W1.4 常见封装类型介绍 9
& H: f3 W) W$ H8 G' {1.4.1 TO (Transistor Outline) 9( r& |9 U' Z! d, r# r
1.4.2 DIP (Dual In line Package) 9' b* Z, x" c, h5 O
1.4.3 SOP(Small Out-Line Package)/ SOJ( Small Out-Line J-Lead Package) 10
/ V1 |. d$ ]( `" n. g3 t* A' F1.4.4 PLCC (Plastic Leaded Chip Carrier) 11& O* P Z1 B- b+ Z; \0 }3 r
1.4.5 QFP(Quad Flat Package) 11
3 L6 [, |' J# @5 e) @, M9 q+ W1.4.6 QFN(Quad Flat No-lead)/LCCC(Leadless Ceramic Chip Carrier) 160 O, f4 x: _8 w. B. f8 n* E2 F$ ]- h$ M
1.4.7 Lead Frame进化图 17$ [% \. M- a3 S4 C' ]9 R
1.4.8 PGA(Pin Grid Array Package) 17
- k5 E% n( g+ x; u" X5 Y+ C# E1.4.9 LGA (LAND GRID ARRAY) 186 N2 [. I6 r/ \& `# t1 n( s
1.4.10 BGA(Ball Grid Array Package) 18. @6 G, E9 ?# ^" W& ?- x
1.4.11 T BGA (Tape Ball Grid Array Package) 19
( ^# Y* [2 W# j5 s! [: E1.4.12 PBGA (Plastic Ball Grid Array Package) 20
3 D8 K1 u! [! a9 Q y R2 z& ~1.4.13 CSP Chip Scale/Size Package)/ FBGA (Fine Pitch BGA) 21
; }: U+ j5 W0 @1.4.14 FC-PBGA(Flip-Chip Plastic Ball Grid Array) 22) l# [5 z4 {: K4 a0 k/ e
1.4.15 WLCSP(Wafer-Level Chip Scale Packaging Technology) 23
# E0 v! d0 b, I+ T* ?8 J" p1.4.16 MCM(Multi-Chip Module) 250 y' t5 _7 _$ A/ f3 }: W) D
1.4.17 SIP(System In Package) 26' x9 w; j# x9 F. k. t1 P5 I
1.4.18 SOC 27
w5 T6 z0 ]9 P8 |4 c8 {1.4.19 PIP(Package In Package) 30
; n6 ]9 A3 l! u8 U- u9 l' h8 X5 N1.4.20 POP(Package On Package) 30
/ I' @0 R, b9 T' Z4 l1.4.21 TSV (Through Silicon Via) 32
' V {) A) M0 h" F% o. u1 U1.5 封装介绍总结: 34
+ R' q' u" o+ W1 第2章Wirebond介绍 54 _5 |' N3 y% _8 c
1.1 Wire bond 特点(成熟,工艺,价格) 5& s0 \! U5 t8 |) K# w
1.2 Wribond的操作过程(每步骤有图) 8( W" Q- e H7 U9 J7 Y) q1 y
1.3 哪些封装适合于使用Wire bonding工艺 122 N1 J+ s d$ V& U
1.4 Wire bonder机器介绍 14, i) _" ]6 F% p8 h5 m E2 ~ N
1 第3章 LEAD FRAME QFP封装设计 6
! q% b3 g; i$ s" r1 q) M% `8 j+ I1.1 QFP Lead Frame介绍 6
8 s, e# d- }/ w( s0 }! K1.2 Lead frame 材料介绍 8+ C/ b% T) U/ F& f3 k7 ?. s6 K
1.3 Lead frame design rule 8$ j t" X% S8 j: F* R
1.4 QFP Lead Frame 设计方法 10
# R2 a) Z' l4 s& g A: D1 ~6 p1 N1.5 Wire Bonding设计过程(以autocad为例) 17; x6 Z. v$ z, d7 h5 s% `: C
1.6 Lead frame Molding过程 22
$ _: j' m9 }3 r1.7 QFP Punch成型 (整块没Punch lead frame的图) 24
- {& A! E' d/ x2 W, u1.8 常用Molding材料的一些介绍 26
* \ j* K* D8 g$ ^5 y D1.9 QFP lead frame生产加工流程 28
; Y2 j5 q( s& x+ v# `( n; Q8 r3 u: ~% o; y' f$ o) z1 v* T; M
第4章 PBGA封装设计 75 X3 E) F, w. ]& M8 @, U
1 WB_PBGA 设计过程 7
9 H7 S9 P1 J, T3 p- m4 i1.1 新建.mcm设计文件 7* k/ K! u3 }6 B
1.2 导入芯片文件 8/ |- y- B6 Q5 T
1.3 生成BGA的footprint 13
2 F. g" R4 o/ X1.4 编辑BGA的footprint 17 R! c# q4 p4 S& e1 c
1.5 设置叠层Cross-Section 20/ }" v& F3 @/ j9 @
1.6 设置nets颜色 21
/ {% P8 p: o M7 T! M1.7 定义差分对 22: {0 t2 D- t7 S- r8 S
1.8 标识电源网络 23' `/ j+ ~8 u& o% |. c3 q0 ~
1.9 定义电源/地环 24. p* y( U$ _ K" v$ n; c' X
1.10 设置wire bond导向线WB_GUIDE_LINE 273 H: {' V0 a# L/ s
1.11 设置wire bond 参数 30
& }8 n+ W+ Z+ W/ q1 J8 N9 d: {1.12 添加金线 wirebond add 34: }8 B# `- V, L. u. N) O+ U ~
1.13 编辑bonding wire 36
+ S1 ] O0 l/ {5 u' J3 W1.14 BGA附网络assign nets 38
! O& m5 y" W( E( c( y8 e1.15 网络交换Pin swap 42
5 N( @ h5 @0 b# Q1.16 创建过孔 445 a. t# Q9 ~. [- V. \
1.17 定义设计规则 46
, [/ t1 C1 e6 K* l# G1.18 基板布线layout 49
+ n0 m# A7 X6 |2 ~9 i3 V# V1.19 铺电源\地平面power/ground plane 51' C- _" K( W! I' S, L) t {$ z
1.20 调整关键信号布线diff 53# c; ^7 |) b2 ~
1.21 添加Molding gate和DA fiducial mark 560 [; `7 \8 Q% j) e. O, X
1.22 添加电镀线plating bar 58" D5 |9 J5 _9 [* e! x: g1 x
1.23 添加放气孔degas void 623 I+ u, d. t% S" P* V
1.24 创建阻焊开窗creating solder mask 64
4 z& v$ [" A9 z1.25 最终检查check 672 t1 g! y/ C9 X7 P7 M
1.26 出制造文件gerber 685 F' d2 l: U4 @& H! T
1.27 制造文件检查gerber check 72
3 c- H- K; I" r- v7 R1.28 基板加工文件 74
- G! ]! C* K# V2 Y6 b- z1.29 封装加工文件 75
0 Z3 [) `5 u l. A# N' ^- c( h1 }- v, Y S2 ^
1 第7章 pbga assembly process 7/ U, O6 S) y f P
1.1 Wafer Grinding(晶圆研磨) 7
! \0 M" T* M. b- \) ]5 o1.2 Wafer Sawing(晶圆切割) 9
6 _' D6 h* R g1.2.1 Wafer Mounting(晶圆贴片) 104 p& l0 S1 q! ^( `! w$ x& a
1.2.2 Wafer Sawing(晶圆切割) 108 y) a- c C6 ^; G
1.2.3 UV Illumination(紫外光照射) 11
- `2 T) b, p B8 Y1.3 Substrate Pre-bake(基板预烘烤) 11: p( O4 @( p; y% h* c
1.4 Die Attach(芯片贴装) 12% f" L O9 W: \/ x) X
1.5 Epoxy Cure(银胶烘烤) 14* C3 R2 U! [% f; g* N( n, \; k5 l. `
1.6 Plasma Clean (电浆清洗Before WB) 14; u9 p( q4 F& j" X
1.7 Wire Bond(金丝球焊) 15
# e# K) w' }( Z" a. z- a( i6 p. \1.8 Plasma Clean (电浆清洗Before Molding) 17
2 a( Z3 J" h# b5 t7 S1.9 Molding(塑封) 18$ f( {, n4 m7 L
1.10 Post Mold Cure (塑封后烘烤) 192 z( y$ C* N& d$ S" g
1.11 Marking(打印) 20* K$ ^! z6 o! @1 B+ b7 @3 x( k/ ?0 b
1.12 Ball Mount(置球) 22; X& f" t5 n9 R" l6 A
1.13 Singulation(切单) 22' Q! [7 Y6 b- V" c
1.14 Inspection(检查) 23
! w- b+ H1 j$ K, ?' E1.15 Testing(测试) 24
9 f4 ~7 Y9 L( c9 w2 M; Z$ |( x1.16 Packaging & Shipping(包装出货) 25
$ _- ^8 {& C" o0 @- A w7 q' r' ~) p& C: u0 ~# G2 J$ P
1 第6章 SIP封装设计 8/ M0 f" Y" F6 `* f" O' X: h! ?
1.1 SIP Design 流程 9
. ?' B+ r0 r4 u4 H1.2 Substrate Design Rule 11
0 I: a9 X! h9 Q& p1.3 Assembly rule 143 c' r1 X- k, w7 Q5 a- x" {% q' U4 ~& p
1.4 多die导入及操作 169 S# z7 A; [2 u: L
1.4.1 创建芯片 169 ?+ c6 f- S! f. U
1.4.2 创建原理图 348 W. {0 V) [! j5 L# k( {
1.4.3 设置SIP环境,封装叠层 36$ `' ?4 p% t- ]( f1 _5 `
1.4.4 导入原理图数据 425 e: b1 n7 v- ]* P( G
1.4.5 分配芯片层别及封装结构 46
9 N3 _. x' Y( M1.4.6 放置各芯片具体位置 49
1 i3 z8 y! E; Y$ e$ A1.5 power/gnd ring 45
3 Y. B U @, }( _1.6 Wire bond Create and edit 59( ` I0 R4 a: c
1.7 Design a Differential Pair 68
* t5 X) b2 s$ ?! G1.8 Power Split 73. p9 j7 z" T/ K4 ~
1.9 Plating Bar 78
( B4 `$ ]7 Y4 x% ^1.10 八层芯片叠层 83
4 m# z+ N0 M8 ~, l8 L, P( ~1.11 Gerber file/option 833 q5 c7 _% {0 f
1.12 封装加工文件输出 91
# g4 R: j! d) J! u2 g1.13 SIP加工流程及每步说明 100
2 A) R) H G, Z1 第7章 FC-PBGA联合设计 7) r- C9 e5 s7 T
1.1 高PIN数FC-PBGA封装基础知识 7/ g- G6 K' f' P% r7 }
1.1.1 高PIN数FC-PBGA封装外形 7
, V8 D9 y1 N! M, c3 J2 [1.1.2 高PIN数FC-PBGA封装截面图 75 G8 H- p6 z/ U5 y, m
1.1.3 Wafer 84 `3 x' {, v# k \% x6 k
1.1.4 Die/Scribe Lines 8
0 |- ~7 z( L' `0 L, Z% a8 {. U1.1.5 MPW(Multi Project Wafer) 8$ ?7 q9 n9 G+ L; f7 T
1.1.6 BUMP(芯片上的焊球) 9
, Y \# c9 K: X; B1.1.7 Ball(封装上的焊球) 9
7 b/ s: \" S5 [' _! r6 |' Y: \1.1.8 RDL 10
2 D8 Y+ x, ]. M0 M4 g) [8 H1.1.9 SMD VS NSMD 115 x& [6 z+ t5 }/ ?+ W
1.1.10 FlipChip到PCB的链路 120 E) k [" f9 q: c
1.2 封装选型 12- n! u$ n4 I* H$ G
1.2.1 封装选型涉及因素 12# e. e9 j" [& `6 N/ ^3 n0 V, I
1.3 CO-Design 14
) G5 q* B/ \5 K/ w) l1 Y2 Z1.4 Vendor推荐co-design的流程 14) \' H4 C" Q) ^9 x* g" Z- |: v4 Q1 r9 p
1.4.1 Cadence的CO-design示意图 158 ^4 Z( t; ]- Y1 v! [% I+ J5 m
1.5 实际工程设计中的Co-Design流程 163 m' x. d0 R y& {, h! T
1.5.1 Floorplan阶段 18
: e+ [! J2 K s: O) a1.6 FLIPCHIP设计例子 298 V0 {5 j/ H4 F4 ~, W
1.6.1 材料设置 29) ^# ~& u; M* d' K* ]+ f0 z
1.6.2 Pad_Via定义: 32
) K, V9 E# ]% R2 k4 U- i1.6.3 Die 输入文件介绍 34
7 O1 I1 h; y" p% ]3 ]+ ~8 \" f1.7 Die与BGA的生成处理 348 d/ V$ ^$ z7 R* F4 ~
1.7.1 Die的导入与生成 34& I" A$ A1 G0 ~6 C& y
1.7.2 BGA生成及修改 38; n9 b; r- k* c
1.7.3 BGA焊球网络分配 44
4 L1 k5 n/ t$ \9 L1 B* V" e0 k1.7.4 通过EXCEL表格进行的PINMAP 478 H& Y# e6 Y4 l: d
1.7.5 BGA中部分PIN网络整体右移四列例子 48# i# T% i/ B- R- X4 E5 I- N3 t0 D
1.7.6 规则定义 51
2 e! ~/ L# G; \/ x1.7.7 差分线自动生成方法2 58
7 u( M# P& R8 x$ a, e. V' {4 Y1.7.8 基板Layout 58
" v3 M, ], U$ Y( d8 e3 w, _1.8 光绘输出 646 W8 A0 y; ~) W$ z( C) h
1 第8章 封装链路无源测试 5) o( L" _, R0 @ d ]! N$ }1 x9 c
1.1 基板链路测试 50 T# {$ y2 a. @9 t' s4 S: |" E$ K
1.2 测量仪器 5, f7 t1 P9 g4 x7 y: G3 T
1.3 测量例子 5
- `+ w; y: [! b! I6 w1.4 没有SMA头的测试 7- I9 n" Q% ?1 J9 \' J) {
1 第9章 封装设计自开发辅助工具 5
( @: x' Q+ E+ z4 |! V1.1 软件免责声明 5
3 k& z. H3 N( Q: |1.2 Excel 表格PINMAP转入APD 6' O: d2 X: Z6 {, y: V- X% f
1.2.1 程序说明 6
& r' }9 Q3 ]- b" ?1.2.2 软件操作 78 m6 `" W0 _$ {: b+ ~2 M
1.2.3 问题与解决 135 I( U( u# I3 M. M; @" w1 h
1.3 Excel PINMAP任意角度翻转及生成PIN NET格式 147 r* P( J5 ?" C6 u( ]+ t! L
1.3.1 程序说明 14
; N! g9 V) {+ J" x" P1.3.2 软件操作 14
) A% E, N/ ~5 Y3 i% ]4 H1.3.3 问题与解决 183 G& c$ ~' ^% _" u: }
1.4 把PIN NET格式的文件转为的Excel PINMAP形式 18
9 z( M( r' C2 u4 Q; w2 L" _1.4.1 程序说明 18
8 _! s- h. a" {: }) T1.4.2 软件操作 19) u' p" o$ y% e" @% ^3 W
1.4.3 问题与解决 20
& A6 Z* D7 N) L# s/ J |
|