PADS成功转Allegro步骤，有图有真相。。。（原创）

hui_hui0228

  若你是用allegro画板，但是正好有相同的模块或者设计是pads格式的，，那么你会想，要是pads可以成功转换成allegro，那我就可以直接用这个已经画好的模块或者这个全部的设计了。。那我就不用重lay了。。是不是，是不是。。
( `( d! ?1 O" x/ o% B  |; h 对，没错，坑爹的我就遇到了这个问题。。
我现在用的是allegro画MTK平台的板子，，但是呢，，每个新的平台MTK都会给我们相应的参考设计，尤其是Flash那块。对，没错，就是pads格式的。。
3 k* s( f# D4 r2 L 在没有研究成功的时候，，我都是对着MTK的设计在那自己lay flash，但是呢，公司要求还要仿真。经常是自己lay的到MTK那不给仿，说是要严格按照他的设计来。。这就逼着我不得不copy他们的。。。
9 m8 B% f4 J8 a1 O0 P) Y 于是乎，在芯片厂家的指导下，外加自己精心研究下。。。于是乎，，对，没错，，就成功了。。
2 f" [2 U) S; L+ C' Q. k4 M9 O9 w
论坛看了很多pads转allegro的，，有的是没成功，有的是成功了不能用的。。看不下去了。。。于是乎，分享我的经验。。。
, ?* w2 e( w; B. R/ Z9 _ 再说一下，直接转入的时候就完全可以用，那是不可能的。。。有很多细节的地方，要处理好。。。
4 k- h6 u( X6 {" F9 f/ ? 对了，觉得靠谱的话，可以给我加点分哦。。我不会嫌弃滴。。。。{:soso_e113:}
好了，不多说了，上附件。。。。原创哦。。。

游客，如果您要查看本帖隐藏内容请回复

mingtiandejiyi

我的还是不行呢，好多的帖子都试过了，一直出现
Translating E:/SPB16.3/Allegro/temp/project/S713OBX_SUBFPC/11.asc.
Using translator version @(#)$CDS:  pads_in.exe v16-3-85D 11/3/2009 Copyr 2009 CADENCE DESIGN SYSTEMS.
Reading PADS ASCII file header.
7 ^9 C# P* ^2 {4 `* U* X& V3 p Version = PowerPCB4.0
Route Layers = 2
Units = METRIC
; k$ O: ^- K) L  r% S5 x9 | Hatch mode = Vertical / Horizontal
Hatch grid = 0.100000, angle = 0.000000, anti-pad spacing = 0.000008
Initializing new database.
Creating layers.
Reading PADS ASCII file body.
*MISC*
* r% L: C; Z' `4 c" g *MISC*
Information: CSet 1_5_6 renamed to DEFAULT

) Z# ~* @+ w; c. ^; KWarning: Allegro doesn't support default electrical CSets.
! e4 d" ]0 F) i$ ~ *MISC*
( v2 P  R8 t3 ~, C4 d/ B) c *MISC*
0 M9 ~! E+ g- E0 R4 K *MISC*
LZ帮忙看一下什么问题呢？

08181001

导不出，求解
+ q7 W' A1 j5 s使用低于 PADS Layout v9.4 版本的格式导出 ASCII 时，跳过关联网络参数。
+ \0 `) f, L6 B  K7 }( M) U"标签”图片位于层 Top 的 (-45.58296, -70.38294) 旁(图形名称:BGA636_1，ID: 8)
. s. c7 t2 J. z% N! V不受为导出选定的格式支持: 不支持的对象类型。
* u; }! s: \7 e5 g3 t图片已跳过。
4 D' T) ]: H1 e4 b"标签”图片位于层 <所有层> 的 (-45.58296, -70.38294) 旁(图形名称:BGA636_1，ID: 8)
( X$ x. {, v& @) n  I4 Q! e% w不受为导出选定的格式支持: 不支持的对象类型。
/ B7 d& H" \) f) s图片已跳过。
使用低于 PADS Layout v9.4 版本的格式导出 ASCII 时，跳过关联网络对象。
使用低于 PADS Layout v9.4 版本的格式导出 ASCII 时，跳过匹配长度组关联网络。

lcgoneone

Translating D:/My Documents/sj_pxa0382cs9.asc.
# {' k* `5 }. h9 d( h0 h$ [Using translator version @(#)$CDS:  pads_in.exe v16-3-85D 11/3/2009 Copyr 2009 CADENCE DESIGN SYSTEMS.
: o" E* I3 X! V( ^2 HReading PADS ASCII file header.
Version = PowerPCB2005.0
Route Layers = 6
$ h% k1 N1 Y- w" l7 q6 | Units = MILS
Hatch mode = Vertical / Horizontal
Hatch grid = 10.000000, angle = 0.000000, anti-pad spacing = 0.000315
Initializing new database.
9 q3 c$ {$ t" Y" ]) G4 e) n% p; e Creating layers.
1 y& j. O% h" i" U  `! D" GReading PADS ASCII file body.
8 k) c$ J" U3 P+ k *MISC*
: i: N) Z) h) ]2 Y0 | *MISC*

daicy

下来看看先..........

lchpcb

学习！学习！

chenxhunter

值得学习！！！感谢分享！

sallyhuang

多谢LZ分享，

duttway

Cadence 16.3 版本已经测试完，可以转成功，不过你的文件存放路径要全英文，不能有特殊字符 或者是中文。
:lol:lol:lol:lol感谢楼主

qooop

支持原创 谢谢楼主无私分享

hui_hui0228

duttway 发表于 2013-8-7 13:11
2 ~' V& L/ X3 `+ J: P( y, v; C, w( eCadence 16.3 版本已经测试完，可以转成功，不过你的文件存放路径要全英文，不能有特殊字符 或者是中文。
...

这个大家都知道的好吧，，，路劲不能有中文，这个不用强调了。

duttway

hui_hui0228 发表于 2013-8-7 14:07
这个大家都知道的好吧，，，路劲不能有中文，这个不用强调了。

新手，不懂。    我现在转了1小时了，还在转的状态。

hui_hui0228

duttway 发表于 2013-8-7 14:15
. E+ d: c( F. @新手，不懂。    我现在转了1小时了，还在转的状态。

转了一个小时，，，，那就是有问题了啊。。肯定是你哪一步错了，，。转的过程很快，但是从这个brd考到另一个brd的速度很慢。

ouyanglianbing

是可以转过来，但是转过来的元件属性值没有了，如10K电阻、0.1UF的电容等，就都没有元件值了，又不能增加进去。转过来还是有漏洞，望版主再研究下是什么原因造成的？ASC文件中是有元件值的。

小懒懒

之前试过不少方法都不行，有机会可以试试lz的方法

zhongyiwaiting

5 q  k! `3 d) k( ?2 E2 {) q封装是否也要替换为我司设计中所用Symbol?
或者也要先把PADS的库导为allegro的Symbol,再导入PCB文件?
! [/ Q! w6 s* O/ G# O6 v请LZ详解,谢谢!

hui_hui0228

zhongyiwaiting 发表于 2013-8-12 16:35
封装是否也要替换为我司设计中所用Symbol?
或者也要先把PADS的库导为allegro的Symbol,再导入PCB文件?
请L ...

不需要，只要按我上面的步骤来，成功的话封装都是可以导进来的。。不需要另存。

hui_hui0228

ouyanglianbing 发表于 2013-8-9 09:46
是可以转过来，但是转过来的元件属性值没有了，如10K电阻、0.1UF的电容等，就都没有元件值了，又不能增加进 ...

) D( y) r! w  z( p) O! B6 N这个元件值好像BRD里面本来就不会显示吧。。要看元件值还是要看原理图的吧。