PADS成功转Allegro步骤，有图有真相。。。（原创）

hui_hui0228

) g3 Q3 Z) w  `/ U8 g9 ?
2 F' x( i* u8 _% \. J, e  若你是用allegro画板，但是正好有相同的模块或者设计是pads格式的，，那么你会想，要是pads可以成功转换成allegro，那我就可以直接用这个已经画好的模块或者这个全部的设计了。。那我就不用重lay了。。是不是，是不是。。
对，没错，坑爹的我就遇到了这个问题。。
我现在用的是allegro画MTK平台的板子，，但是呢，，每个新的平台MTK都会给我们相应的参考设计，尤其是Flash那块。对，没错，就是pads格式的。。
* k4 g; R( E* V! x. Y* \  u+ \ 在没有研究成功的时候，，我都是对着MTK的设计在那自己lay flash，但是呢，公司要求还要仿真。经常是自己lay的到MTK那不给仿，说是要严格按照他的设计来。。这就逼着我不得不copy他们的。。。
/ T4 }+ l; Q4 q8 E9 N 于是乎，在芯片厂家的指导下，外加自己精心研究下。。。于是乎，，对，没错，，就成功了。。

4 F8 o9 |7 V) V6 R2 F4 ~2 n! e 论坛看了很多pads转allegro的，，有的是没成功，有的是成功了不能用的。。看不下去了。。。于是乎，分享我的经验。。。
再说一下，直接转入的时候就完全可以用，那是不可能的。。。有很多细节的地方，要处理好。。。
3 s6 p* [: A! m; s  e+ v" c8 f 对了，觉得靠谱的话，可以给我加点分哦。。我不会嫌弃滴。。。。{:soso_e113:}
3 y3 ^& N- y/ V* B2 V 好了，不多说了，上附件。。。。原创哦。。。

游客，如果您要查看本帖隐藏内容请回复

' U/ j# T' }6 M, w2 H4 W$ ]1 ?

mingtiandejiyi

我的还是不行呢，好多的帖子都试过了，一直出现
+ X9 m9 j3 t8 VTranslating E:/SPB16.3/Allegro/temp/project/S713OBX_SUBFPC/11.asc.
Using translator version @(#)$CDS:  pads_in.exe v16-3-85D 11/3/2009 Copyr 2009 CADENCE DESIGN SYSTEMS.
& ]8 A# g7 ?# `+ J; g1 `* o  D7 [( yReading PADS ASCII file header.
Version = PowerPCB4.0
Route Layers = 2
Units = METRIC
  F8 s4 X" |- z, x: K Hatch mode = Vertical / Horizontal
Hatch grid = 0.100000, angle = 0.000000, anti-pad spacing = 0.000008
Initializing new database.
6 E8 [+ J7 T$ F; \9 Y  k& U3 q8 P Creating layers.
+ g  c0 l. f, F0 `& `4 V2 z! YReading PADS ASCII file body.
*MISC*
2 q6 d, Y+ p; d* v *MISC*
3 m. `0 a7 G' \. ~0 SInformation: CSet 1_5_6 renamed to DEFAULT

Warning: Allegro doesn't support default electrical CSets.
/ s" W! l0 h* U *MISC*
*MISC*
*MISC*
LZ帮忙看一下什么问题呢？

08181001

导不出，求解
使用低于 PADS Layout v9.4 版本的格式导出 ASCII 时，跳过关联网络参数。
9 g& f/ k4 N; b& ?"标签”图片位于层 Top 的 (-45.58296, -70.38294) 旁(图形名称:BGA636_1，ID: 8)
不受为导出选定的格式支持: 不支持的对象类型。
图片已跳过。
"标签”图片位于层 <所有层> 的 (-45.58296, -70.38294) 旁(图形名称:BGA636_1，ID: 8)
3 n7 j0 p" C6 o0 |1 ~不受为导出选定的格式支持: 不支持的对象类型。
- |, y; u4 {" ^+ z# `- t图片已跳过。
使用低于 PADS Layout v9.4 版本的格式导出 ASCII 时，跳过关联网络对象。
3 I( P% U; [1 _6 L使用低于 PADS Layout v9.4 版本的格式导出 ASCII 时，跳过匹配长度组关联网络。

lcgoneone

Translating D:/My Documents/sj_pxa0382cs9.asc.
Using translator version @(#)$CDS:  pads_in.exe v16-3-85D 11/3/2009 Copyr 2009 CADENCE DESIGN SYSTEMS.
Reading PADS ASCII file header.
% N; N6 o. K; k; Q  E3 m Version = PowerPCB2005.0
Route Layers = 6
( Y+ b3 d' D8 I2 B/ u Units = MILS
Hatch mode = Vertical / Horizontal
6 i: }9 U1 C2 A: q  p' x Hatch grid = 10.000000, angle = 0.000000, anti-pad spacing = 0.000315
3 O6 `: _% _; y9 q' f7 ZInitializing new database.
Creating layers.
* U& t4 y8 b  q' B: uReading PADS ASCII file body.
*MISC*
$ G: Q: E! M1 }4 ~) K, q( ~ *MISC*

daicy

下来看看先..........

lchpcb

学习！学习！

chenxhunter

值得学习！！！感谢分享！

sallyhuang

多谢LZ分享，

duttway

Cadence 16.3 版本已经测试完，可以转成功，不过你的文件存放路径要全英文，不能有特殊字符 或者是中文。
; g9 n- w8 n  Y/ A* y+ f:lol:lol:lol:lol感谢楼主

qooop

支持原创 谢谢楼主无私分享

hui_hui0228

duttway 发表于 2013-8-7 13:11
Cadence 16.3 版本已经测试完，可以转成功，不过你的文件存放路径要全英文，不能有特殊字符 或者是中文。
...

这个大家都知道的好吧，，，路劲不能有中文，这个不用强调了。

duttway

hui_hui0228 发表于 2013-8-7 14:07
这个大家都知道的好吧，，，路劲不能有中文，这个不用强调了。

新手，不懂。    我现在转了1小时了，还在转的状态。

hui_hui0228

duttway 发表于 2013-8-7 14:15
* F, j5 Y1 w9 t$ ~& E1 v6 G新手，不懂。    我现在转了1小时了，还在转的状态。

' L* }( Z: P& \( m1 q转了一个小时，，，，那就是有问题了啊。。肯定是你哪一步错了，，。转的过程很快，但是从这个brd考到另一个brd的速度很慢。

ouyanglianbing

是可以转过来，但是转过来的元件属性值没有了，如10K电阻、0.1UF的电容等，就都没有元件值了，又不能增加进去。转过来还是有漏洞，望版主再研究下是什么原因造成的？ASC文件中是有元件值的。

小懒懒

之前试过不少方法都不行，有机会可以试试lz的方法

zhongyiwaiting

封装是否也要替换为我司设计中所用Symbol?
或者也要先把PADS的库导为allegro的Symbol,再导入PCB文件?
" B0 W& O; A, y! S请LZ详解,谢谢!

hui_hui0228

zhongyiwaiting 发表于 2013-8-12 16:35
封装是否也要替换为我司设计中所用Symbol?
, q! C/ I9 E7 c/ O* Y( y或者也要先把PADS的库导为allegro的Symbol,再导入PCB文件?
+ K* A0 V) e6 C5 w  u2 F请L ...

8 Z# k" F4 Z- R/ x不需要，只要按我上面的步骤来，成功的话封装都是可以导进来的。。不需要另存。

hui_hui0228

ouyanglianbing 发表于 2013-8-9 09:46
. p3 y' O9 n9 u6 v是可以转过来，但是转过来的元件属性值没有了，如10K电阻、0.1UF的电容等，就都没有元件值了，又不能增加进 ...

这个元件值好像BRD里面本来就不会显示吧。。要看元件值还是要看原理图的吧。