一个DC-DC电源转换，纹波有点大，传上原理图和PCB图，请大家斧正。

jielove2003

用AOZ1050PI设计的一款DC-DC电源转换，输入9~18V，输出1.2V，AOZ1050开关频率500KHz，现在用示波器测得输出大概有100mV，Vp-p在485KHz左右的纹波。

请问各位专家：
1、这个指标的纹波是否在设计许可的范围之内？在一般情况下，DC-DC电源转换的纹波在一个什么范围内可以认为是正常的？
4 \- U  o3 ]" W/ n6 l2、从原理图上，PCB图上，这个设计是否还能够进一步优化降低纹波？还请指出。
3 C' j% d0 |2 n% o9 {/ e6 ~
7 i& Q$ l4 q4 @" k敬请各位斧正。
, h. i4 F7 z0 R' e% R* R% `- ]

+ x, `& O2 _3 E4 b) H' f2 j1 K0 ^

fallen

ann_wz 发表于 2015-5-28 19:56
敢问师傅，本公司某些人才，要求输入电容跟输出电容的必须要共地，我想问一下，输入电容的地跟输出电容的 ...

你们公司的人才说的对，输入和输出的电容必须共地，而且要靠的很近。
& m" c: J' n4 v, x这里主要是考虑两个环路：
1 打开MOS管，CIN-MOSFET-LOUT-COUT-GND-CIN
2 关闭MOS管，LOUT-COUT-GND-DIODES/MOSFET-LOUT
/ q. h. t& w& ?  ]6 F6 iPWM使得MOS的开关和闭合，导致环路缩放，这样会引起辐射，缩放的比例减小可以减小辐射。
' _; w! t9 G% B% H6 u
# C" H9 p+ R$ K8 q1 V: j+ N
& b1 J" n, i2 T3 O

北漂的木木

建议楼主将C60换成两个陶瓷22uF电容并联，不建议用电解。
可以在不改布局情况下，将电容换了试试。
另外，纹波测量，跟测量方法有很大关系，尤其是地参考点的选择。
（这个啰嗦下，前阵子，做的一个DCDC，芯片是踢哀的TPS54527，输出用的钽电容；测量纹波用的是就近找地参考，示波器的夹子夹到钽电容的负，示波器探针测电容的正，结果纹波80mV+；将钽电容换成陶瓷，测量方法同样，纹波60mV+……没达到手册的指标。。。。后来，改了测试方法，用示波器带的测小信号专用的夹具，纹波一下子到25mV以内了。。。。说明测试方法很重要，测试方法不得当，会走错路的。）

超級狗

jielove2003 发表于 2013-6-1 14:05
非常感谢热心的超级狗大侠的提出的建议，提得很中肯。
# V! Z+ Y' v6 k( F! s
1、在改版中改善。

1 @7 v( R& |- ~3 A1 \, s9 J0 v兄台也不用客氣啦！以前有人上傳 PCB 圖請求 Review 協助，但因為這工作需要心無旁鶩且較耗費時間，過去都沒有幫上忙，今天早上剛好閒來無事就看了一下。

不過要讓老闆知道放著公司裏的事不做，還幫外人 Review，吾狗命休矣！
( J( x# W  C4 J% _4 b* T
{:soso_e127:}

超級狗

. P5 O+ F1 y! x100mV 的紋波（Ripple）對數字線路應該沒什麼問題，對模擬線路就看情況了，有的線路很敏感需要更低。但芯片資料展示在滿載（Full Load）狀況下，紋波（Ripple）可以壓到到 20mV 左右。

+ u/ H* a/ N6 ]. K( @. f  t) @! s佈線建議︰

• L2 在上方但 FB 在 AOZ1050 Pin 4，造成反饋路徑繞了一大圈才回到芯片。將 L2 移到下方，可以縮短反饋路徑。
• AOZ1050 Pin 3 Power Return Ground 只有單點落地顯得太單薄，要注意一盎司（oz）銅厚下，10 mil 的落孔只有 0.8A 的承受力，如果是使用十字線接地，就 4 條十字線加起來可承受的電流。宜將地鋪大，並多打導通孔與背面的地連通。
• 注意芯心片資料上的 AOZ1050 Pin 4 PGND 與 R5 落地的畫法，它們是用不同的地符號。意思是說他們建議你用隔離的地（Isolation Ground），做法上就是 R5 和 Pin 4 拉在一起，然後單點落地。
• 輸出應該先過濾波電容 C58、C59 和 C62 再給其它線路，注意到你的輸入電容 C56 和 C57 就做得不錯，可以參考它的做法。
• 注意線寬與承載電流的關係，輸入與輸出線寬需要計算。不曉得 C60 "+" 號旁邊那條細線是做什麼用的？看起來很細。
• 佈線大原則︰
  ) D  B$ I6 E6 C0 x8 H( Y( a讓輸入或輸出濾波電容和地造成的迴路越短越好。
  & N1 M+ v: W- e: f

仍需檢視的部份︰
  c3 D% Q/ q$ h" W1 n

• L2 電感宜選用有屏蔽（Shielding）的封裝，避免漏磁（Magnetic Leakage）干擾。
• L2 電感的額定電流（IDC1 和 IDC2）宜被檢視，避免峰值電流（Peak Current）超過或溫度升高，造成電感量不足產生紋波和噪聲。
• L2 直流電阻（DCR）宜被檢視，太高效率不好、容易發熱。
• AOZ1050 Pin 5 COMP 上的補償電路，芯片資料上有計算公式，宜試算一下是否搭配得宜。
• 電解電容 C56 和 C60 的 ESR 越小越好，如果您真的很在意紋波及噪聲的大小，電解電容儘量選用可靠一點的廠牌。
  

  i0 H( t3 q/ z
{:soso_e129:}

kevin890505

版主就是NB啊

jielove2003

非常感谢热心的超级狗大侠的提出的建议，提得很中肯。
  U% D3 U8 M" Z$ O! ^  u3 f
! }1 {1 m2 Z$ [) d1、在改版中改善。
" ?/ v7 S" S# }  |2、3号引脚标示的为AGND，所以只用了一个0.5/1mm的过孔接地。
3、在设计原理图的时候留意到了AGND和PGND，但没有仔细考虑到直接多点接地带来的影响，这点在改版中改善。
+ l* t# D) K6 D$ w8 [3 c0 N9 m4、当初C58，C59放在底层是考虑到离电感近点，这里在做法上有点欠考虑，应该在电感输出区域顶层和底层小范围铺铜，然后用过孔连通，这样顶层和底层分别放置的电容滤波效果应该更好一些。当然按照狗大侠的说法输出先过C58，C59和C62，这样更好。
5、电流输出应该在1.5A以下，走线宽度在30~35mil左右，C60“+”号旁边的那条细线是引出去的一个Test Point。

: c/ H3 g0 l& `! e最后对版主大侠致以诚挚的问候和谢意，EDA365在一群热心的，高水平的大侠的带领下，一定会越来越好！

jielove2003

狗大侠是人才了，老板都得小心供着呢··{:soso_e113:}
. K3 d; w6 e% d' C& O
重新修改了下原理图和PCB图，准备打样测试下，如下所示：
* I7 P* l" y- B. G9 D5 b! A


* Y2 b3 Y" a, u- Z+ U; k8 [

超級狗

jielove2003 发表于 2013-6-1 22:45
- N8 f5 s' ^, b1 e狗大侠是人才了，老板都得小心供着呢··

重新修改了下原理图和PCB图，准备打样测试下，如 ...

快變成牌位被供起來了，哪天要被裁員都不知道。

{:soso_e110:}
/ F+ [5 E) c1 M' ^! D
( c! @: O' e; E. T6 I通常老闆不需要人才，只需要廉價勞力！
6 R7 x- [$ D& Z) f
{:soso_e119:}

matlab5000

路人路过，提个问题。这个原理图里在芯片输出管脚内部开关打开的时候，回流路径是什么样的。不是应该由电感储能供电然后再开关打开的时候提供续流吗，一般会有续流二极管的。这个原理图里面是不是芯片内部解决了啊。还是怎么办的。求解惑。

jielove2003

matlab5000 发表于 2013-7-1 15:40
路人路过，提个问题。这个原理图里在芯片输出管脚内部开关打开的时候，回流路径是什么样的。不是应该由电感 ...

# w8 y" k* ^" i- [! f3 o5 U$ x5 `这个是同步整流的，在芯片内部用NMOS代替了。

matlab5000

jielove2003 发表于 2013-7-1 16:05
4 V) H" L  S# V$ G# x7 |这个是同步整流的，在芯片内部用NMOS代替了。

这么快啊。呵呵，刚刚发帖就有回复了。原来是这样啊。我没有下载datasheet， 要是这样的话就好理解了。楼主自己用了这样的内部有NMOS的，觉得和外面接二极管有什么区别吗

jielove2003

matlab5000 发表于 2013-7-1 16:12
这么快啊。呵呵，刚刚发帖就有回复了。原来是这样啊。我没有下载datasheet， 要是这样的话就好理解了。楼 ...

没有太大的区别，用同步整流的损耗会比续流二极管低一些。

matlab5000

jielove2003 发表于 2013-7-1 19:10
没有太大的区别，用同步整流的损耗会比续流二极管低一些。

好的，多谢了。又学习了一个，同步整流。

zx696696

学习下

skatecom

如果很在意纹波，π型滤波，在IC和电感间，加一个RCD电路，吸收一下尖峰，不过说实话,纹波大是开关电源的一个主要的缺点

part99

第5脚（comp）接个几十pf的电容对地更好些