找回密码
 注册

QQ登录

只需一步,快速开始

扫一扫,访问微社区

巢课
电巢直播8月计划
查看: 9878|回复: 65
打印 上一主题 下一主题

Capture-Allegro最好的设计习惯

    [复制链接]

34

主题

496

帖子

5714

积分

五级会员(50)

Rank: 5

积分
5714
跳转到指定楼层
1#
发表于 2009-8-14 10:08 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您!

您需要 登录 才可以下载或查看,没有帐号?注册

x
本帖最后由 John-L 于 2009-8-14 10:10 编辑 - [+ n7 A" f7 K: n% j! Z1 A# m( P% \( h

1 c- c. ]& v6 o* q做到下面的要求,ALLEGRO NET-IN就轻松多了:
( T$ Z3 {6 I2 P
& g6 @  s7 e$ O3 o# {( hBest practices for Capture-Allegro
. p9 o5 v& t7 ^) Z3 F; v( _Best practices for preparing a library for Capture-Allegro PCB Editor
; i2 w" X5 u  `" `flow3 V. G' u# @0 i1 U
􀂃 Limit part and pin names to 31 characters
$ e# b0 p! D  v7 c' j2 m􀂃 Use upper case characters for part/symbol names, part references0 x( p, y, s1 D0 L5 `1 V9 a, E2 O
designators, and pin names
# ]+ D) E' t* C+ R+ V􀂃 Do not use special characters to assign part names, references
, s: m' z& j7 w. bdesignators, and pin names/ X$ k8 W9 l3 C: N7 t! y
􀂃 Do not use duplicate pin names for pins other than power pins- M! F" o/ F& p& q6 O- ~
􀂃 For multiple power pins with the same pin names, do not make some
4 c" L6 w$ a' R( Spins visible and other invisible
: ?4 b- ]' D. j- h2 R% s4 L$ r% }􀂃 Do not use "0" as a pin number1 R0 N" u- Z! I3 n7 g$ m1 H
Best practices for Capture design for Allegro PCB Editor
& m$ ~. [, q4 z9 e  p$ z0 A" h􀂃 While defining a net list alias or a net name
, O1 ]( \0 |# T  S  D- X$ a' V• Keep the maximum length of a net name or alias up to 31' ~) k  K6 {) L- L
characters
! u- m/ x6 e9 ~- i2 |• Do not use lower case or special characters in a net name
# S2 q" m: w$ K+ h. g- K5 n( ?6 {􀂃 Avoid using "Power Pins Visible" property at design level% q" I, Z. x3 c
􀂃 Use net to connect pins
1 o2 L# @( ~* k# G• Leave room for assigning a net name. Pin-to-pin connection9 v6 E. Y5 M4 c5 U& R
changes the net name when a user moves a component/ D$ M1 R8 M7 q" s
􀂃 Run the Capture DRC command before generating Allegro PCB Editor
  Y' g  d: W4 c% snetlist
+ k, N& Y1 Q7 e3 {$ W􀂃 Set path for Allegro PCB Editor footprint before running Netrev) i. Y/ o' x/ A9 U8 r) y, i
Best practices for smooth back annotation
2 I+ v1 E) y5 \/ R, G5 q7 z4 [  u; c􀂃 Do not change design name, hierarchical block names, or reference
6 Q9 Y$ J+ C/ C" X( C6 ~  }! sdesignators in Capture after board files creation
' n7 \9 W. e6 ]2 ^􀂃 Do not edit a part from schematic in Capture after board file# Z+ J' a3 i9 L+ `! z
creation  y, \4 J! B+ |3 W  c! s* M% d  {
􀂃 Do not replace cache as it changes the Source library name and part
+ p' m$ Z8 ]* ^' p; P6 oname, in capture
; E3 z1 L2 E  w. H+ H% g􀂃 Do not change the values of component definition properties in! F6 [1 a# i7 k6 u# a) m
capture after board files creation8 M* k0 K' E* K4 Y
􀂃 Do not change Design file/root schematic/hierarchical block names
2 [) a% A# _& v! L6 K: Cin Capture after board file creation
( M. C5 J& [6 {8 L7 V8 {1 P􀂃 Do not add or delete components to or from the schematic design/ `) N; s4 r# i6 `1 |4 }3 c
immediately after the board file creation. Add or delete components, c& q8 _7 v, j" ]
after finishing the back annotation process
0 W3 W% }' x3 ~* x7 E- 2 -. Y; w1 q; ?4 V3 @: s9 w% c
􀂃 Do not add any additional components in Allegro PCB Editor. Instead,0 X/ h1 s' u! p8 y5 G
add components in Capture and take them to Allegro PCB Editor2 \) r: P& W8 L. L
􀂃 Do not add, rename, or delete a net in Allegro PCB Editor
3 V6 Y( C: ^5 q# H( h􀂃 Do not change the format for reference designators for parts in
/ n! P& L: \7 Q% hAllegro PCB Editor as <Alphabet(s)><Numeric><Alphabet(s)> or& ~( \5 o( B) h* _
><Alphabet(s)>-<Alphabet(s)>( T8 F% y' ^% B1 c3 _
&#1048707; Run Allegro PCB Editor Dbdoctor before running Back annotation by
/ u' @+ Z7 O3 f9 D* zselecting the Database Check command from the Tools menu in Allegro) R- G% }/ ~; d" ?/ V! S* F
PCB Editor; e; y! P: n) @: n) b/ e
&#1048707; Make backups of the original design before updating the design with
& x$ s$ S7 N+ n& j7 D$ Gthe swap information in Capture
! r! p! D% L2 M" h&#1048707; Back annotate the design immediately after making the board file.0 I' o% v% X) N% U
Though it does not a mandatory step, back annotating the design
0 a: A0 u! }( f4 ?2 sbefore placing components helps avoid problems in back-annotation
- N4 k- p! i6 K1 _6 A2 f- F! A& |at a later stage.
6 M# z: a/ ~+ E, `2 q) |! GIf back annotation at this stage generates an empty swap file, you: i) I9 L& ]1 B2 s* Z3 A: k. U
can proceed with placing and routing the board file. In case any
+ h7 A. N: ~8 U$ }  i; ~problems are detected, you must correct them in the design file and; m7 m% u, Y$ r
generate the board file again until an empty swap file is generated.

Best practices for Capture-Allegro.pdf

24.21 KB, 下载次数: 1419, 下载积分: 威望 -5

分享到:  QQ好友和群QQ好友和群 QQ空间QQ空间 腾讯微博腾讯微博 腾讯朋友腾讯朋友 微信微信
收藏收藏5 支持!支持!2 反对!反对!

0

主题

257

帖子

1282

积分

四级会员(40)

Rank: 4Rank: 4Rank: 4Rank: 4

积分
1282
推荐
发表于 2013-10-15 23:48 | 只看该作者
英文版的  看不懂 請問有中文版的嗎?

23

主题

465

帖子

1626

积分

四级会员(40)

Rank: 4Rank: 4Rank: 4Rank: 4

积分
1626
推荐
发表于 2013-8-28 10:01 | 只看该作者
哈哈。。。谢谢分享!
* G6 x: G& X, k# n下载了PDF

34

主题

496

帖子

5714

积分

五级会员(50)

Rank: 5

积分
5714
2#
 楼主| 发表于 2009-8-14 10:11 | 只看该作者
不知道为什麽COPY出来会有"&#1048707"之类的东东

0

主题

5

帖子

-8989

积分

未知游客(0)

积分
-8989
3#
发表于 2009-8-15 07:16 | 只看该作者
很好哦

16

主题

267

帖子

2584

积分

四级会员(40)

Rank: 4Rank: 4Rank: 4Rank: 4

积分
2584
4#
发表于 2009-8-15 13:56 | 只看该作者
谢谢分享

8

主题

48

帖子

-1万

积分

未知游客(0)

积分
-12013
5#
发表于 2009-8-15 14:24 | 只看该作者
努力争取

3

主题

114

帖子

-1万

积分

未知游客(0)

积分
-11960
6#
发表于 2009-8-16 09:43 | 只看该作者
不错
! b/ U6 u% ~8 }2 O6 c' ]/ u$ R好东西

46

主题

190

帖子

2516

积分

四级会员(40)

Rank: 4Rank: 4Rank: 4Rank: 4

积分
2516
7#
发表于 2009-8-17 08:46 | 只看该作者
好东西 大家分享
知识在于积累,进步在于坚持!

4

主题

148

帖子

-8904

积分

未知游客(0)

积分
-8904
8#
发表于 2009-8-17 09:58 | 只看该作者
7# dabing715
7 x+ V% Y1 l$ G/ q4 U打开学习一下,谢啦1

1

主题

35

帖子

563

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
563
9#
发表于 2009-8-17 10:08 | 只看该作者
谢谢分享!

21

主题

96

帖子

688

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
688
10#
发表于 2009-8-18 22:45 | 只看该作者
谢谢楼主

40

主题

435

帖子

1741

积分

四级会员(40)

Rank: 4Rank: 4Rank: 4Rank: 4

积分
1741
11#
发表于 2009-8-19 08:16 | 只看该作者
TKS~~~
在交流中成长
Mail:xhymsg@gmail.com

34

主题

496

帖子

5714

积分

五级会员(50)

Rank: 5

积分
5714
12#
 楼主| 发表于 2009-8-28 14:25 | 只看该作者
自己顶一顶。
6 I3 I/ J1 E# c4 g/ I) q" P看见好多人调网表有问题。% |1 b# e2 M1 J( T2 j, a
养成良好习惯很重要。

15

主题

281

帖子

1841

积分

四级会员(40)

Rank: 4Rank: 4Rank: 4Rank: 4

积分
1841
13#
发表于 2009-12-16 17:25 | 只看该作者
很好

17

主题

201

帖子

3681

积分

五级会员(50)

Rank: 5

积分
3681
14#
发表于 2009-12-16 20:13 | 只看该作者
学习了

2

主题

98

帖子

-1万

积分

未知游客(0)

积分
-14870
15#
发表于 2009-12-16 20:50 | 只看该作者
学习了!顶起来!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

巢课

技术风云榜

关于我们|手机版|EDA365 ( 粤ICP备18020198号 )

GMT+8, 2024-9-21 01:50 , Processed in 0.072361 second(s), 36 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表