|
1 第1章 常用封装简介 6$ T4 _2 Z; Z% U/ ^7 n/ `0 R
1.1 封装 6# j7 d9 I0 t4 ^ W; v: f4 A
1.2 封装级别的定义 6
0 z; Y1 _2 |2 G3 a. L& I1.3 封装的发展趋势简介 6
& b% [0 u) u; l, c: L1.4 常见封装类型介绍 9; r$ g$ s+ J7 B9 f2 P' R0 J
1.4.1 TO (Transistor Outline) 9% H) J: K9 F. w0 x+ R3 x
1.4.2 DIP (Dual In line Package) 9
- ~6 E- h; A" E: @7 B1.4.3 SOP(Small Out-Line Package)/ SOJ( Small Out-Line J-Lead Package) 10
/ A j% b! |4 }* b" ~1.4.4 PLCC (Plastic Leaded Chip Carrier) 11
* s! B2 P4 G1 c. {& ]/ h0 A1.4.5 QFP(Quad Flat Package) 11' U! ^7 @, S8 B u9 ?
1.4.6 QFN(Quad Flat No-lead)/LCCC(Leadless Ceramic Chip Carrier) 16
4 H; v3 O6 n0 [1.4.7 Lead Frame进化图 17$ J: s* E5 f p! \
1.4.8 PGA(Pin Grid Array Package) 17+ b6 u8 L1 p% h4 ?
1.4.9 LGA (LAND GRID ARRAY) 18
) k( H2 ]% t/ E% A1.4.10 BGA(Ball Grid Array Package) 18
' T& v( B5 B6 V' T( k" B" o1.4.11 T BGA (Tape Ball Grid Array Package) 19
/ |/ \, }9 v; [9 d4 k1.4.12 PBGA (Plastic Ball Grid Array Package) 20
+ G6 w2 J# p8 ^' o5 ^1.4.13 CSP Chip Scale/Size Package)/ FBGA (Fine Pitch BGA) 21
8 l4 n# }& N3 s- M1.4.14 FC-PBGA(Flip-Chip Plastic Ball Grid Array) 22( O& u5 q+ M' k" m1 Y5 [) W( F
1.4.15 WLCSP(Wafer-Level Chip Scale Packaging Technology) 23$ S2 h( l4 W" X6 v
1.4.16 MCM(Multi-Chip Module) 25, N; V% E; D: t$ x4 c
1.4.17 SIP(System In Package) 263 k/ v' l; a: Q9 W
1.4.18 SOC 27
4 x4 s `/ t8 r. Q! _, I0 ]1.4.19 PIP(Package In Package) 300 p# W, u- a& p$ x2 b' b
1.4.20 POP(Package On Package) 30; ]1 V9 T+ K5 L0 J/ v5 @* U7 d' z* N
1.4.21 TSV (Through Silicon Via) 32
6 B& L. ^+ \, ?4 l( H( g- V1.5 封装介绍总结: 34
" m: D1 y, C/ q& ]7 z- h1 第2章Wirebond介绍 5
1 h# j2 v5 [$ B6 N( O( q1.1 Wire bond 特点(成熟,工艺,价格) 52 r2 z3 T3 g% b
1.2 Wribond的操作过程(每步骤有图) 8
5 t: f" C3 v3 `( Y* {% W' z8 F1.3 哪些封装适合于使用Wire bonding工艺 12, o6 Y- g: L9 k2 o* i
1.4 Wire bonder机器介绍 148 |1 I: x8 ]0 F$ K
1 第3章 LEAD FRAME QFP封装设计 6
3 q0 P' a1 z" J2 E3 m8 [+ Y1.1 QFP Lead Frame介绍 68 h R* L) c& ] C9 ]5 e
1.2 Lead frame 材料介绍 8
: T% B, V) \! m1.3 Lead frame design rule 8: @. R) t* G, B
1.4 QFP Lead Frame 设计方法 10# J9 ?0 Q8 }9 j. \) p, M/ ]
1.5 Wire Bonding设计过程(以autocad为例) 17
& d, W- j- f7 q' j1.6 Lead frame Molding过程 224 J+ F" ]* U: @# M" k2 R* x( v
1.7 QFP Punch成型 (整块没Punch lead frame的图) 24
& Z( B5 ~2 {$ v1 O1.8 常用Molding材料的一些介绍 26( y- Y7 g2 G R. i$ c0 V' r
1.9 QFP lead frame生产加工流程 289 [4 u* C: X: M* ?9 m7 {
$ v* e8 e5 H% R( Y$ t/ Q2 B7 ^
第4章 PBGA封装设计 7
4 i. ^9 G1 {6 v( k1 WB_PBGA 设计过程 72 V+ I% ?8 y/ ~+ x5 T9 D+ Z
1.1 新建.mcm设计文件 79 b4 H5 F( ], |" t1 i# z, ~/ [" p
1.2 导入芯片文件 8
% C# e: N0 z5 u, `; J! v) _5 U1.3 生成BGA的footprint 13
8 W1 j% x7 A8 c; }0 r- f1.4 编辑BGA的footprint 17% N) H8 o" x3 i3 X. m( I1 [8 ~
1.5 设置叠层Cross-Section 20
9 K g. M5 s( i6 @) R/ o( A1.6 设置nets颜色 21# O7 [9 c% A$ P5 q( i/ D6 h6 E8 f
1.7 定义差分对 224 y* S m0 a& J% X! \+ x. Y
1.8 标识电源网络 237 E( D3 K( @9 W. ]
1.9 定义电源/地环 24
/ z7 @9 u$ ]. R1 \% m1.10 设置wire bond导向线WB_GUIDE_LINE 27
1 K! v1 c( c! F, x2 A; J1.11 设置wire bond 参数 30
" A3 R! h! D' q) h0 \4 J7 C4 w7 v1.12 添加金线 wirebond add 34
, M' S8 N7 N! }& X( o6 `, {/ v! H! \1.13 编辑bonding wire 36# i! v2 N1 e/ D; \2 ^7 Y3 i
1.14 BGA附网络assign nets 38. ^# I% y- S$ ]" o1 x! ~5 I
1.15 网络交换Pin swap 42
h( t: S7 t9 K4 M2 _6 f1.16 创建过孔 44; a8 i( T" I" E0 j V7 U4 x* m
1.17 定义设计规则 464 D; j% G G# K/ ?
1.18 基板布线layout 49
) E/ o, r0 H; L9 n: @. K# i! T1.19 铺电源\地平面power/ground plane 51
+ h4 a. Y* x2 A2 J. @$ [1.20 调整关键信号布线diff 53
( m0 Q4 I- S1 m+ L j1.21 添加Molding gate和DA fiducial mark 56
: r0 f0 V* H, e6 ]' T' x9 C1.22 添加电镀线plating bar 58
) \ J- Z+ \, p$ g3 d5 A1.23 添加放气孔degas void 626 e* |( \4 {7 x% G: s
1.24 创建阻焊开窗creating solder mask 64
( w! O$ ?" s( Q4 Q1.25 最终检查check 67
$ P! X# G$ A- i$ H1.26 出制造文件gerber 68# b1 I% c! W- j/ V# _0 ]" T
1.27 制造文件检查gerber check 72
. w" X, O5 O- E( Y% x1.28 基板加工文件 74) s/ e+ u, `. e6 U+ y" ~
1.29 封装加工文件 75
9 w. @. g7 j2 L4 Z, C h$ i" R1 y' V5 Y
1 第7章 pbga assembly process 7* x0 T/ {5 n/ e6 A3 W- z+ w
1.1 Wafer Grinding(晶圆研磨) 7& @* O" M! s8 ~9 I0 J, R
1.2 Wafer Sawing(晶圆切割) 9
3 ]. e+ o6 X {8 d7 S5 B( J1.2.1 Wafer Mounting(晶圆贴片) 10& y, S7 c1 C# F! {- m
1.2.2 Wafer Sawing(晶圆切割) 100 o2 k. K {' F+ K: C. {' {9 G
1.2.3 UV Illumination(紫外光照射) 11
# W _( N' I7 L/ s6 I5 r1.3 Substrate Pre-bake(基板预烘烤) 11
6 m F% }# M% b/ R1.4 Die Attach(芯片贴装) 12; G5 K5 i+ y M0 [% s* q
1.5 Epoxy Cure(银胶烘烤) 14
7 B9 @/ q! O0 Z; c; V: g. I1.6 Plasma Clean (电浆清洗Before WB) 14
( _' o: }/ p7 d9 j1.7 Wire Bond(金丝球焊) 15# d# N% h$ t$ y$ e
1.8 Plasma Clean (电浆清洗Before Molding) 17
8 L3 I* P) k& B Q. C+ j" s' |& {( g1.9 Molding(塑封) 18
" M; q5 d9 p' K- x8 b2 q1.10 Post Mold Cure (塑封后烘烤) 19
- _# S7 ]0 {( r" w1.11 Marking(打印) 20
$ l$ b3 l/ c& E' U1.12 Ball Mount(置球) 22
4 G5 J3 l* \% \* N1 }0 K1.13 Singulation(切单) 22; x. A; [) M3 I& |$ n3 y8 ]2 Z
1.14 Inspection(检查) 236 M" R, U! a$ J+ l& `
1.15 Testing(测试) 24
2 k' J& \9 m9 x$ v- `5 V1.16 Packaging & Shipping(包装出货) 25
' w4 H; m6 z( s3 ]% C6 _; L7 X) I- m5 s9 ?6 X' J
1 第6章 SIP封装设计 8
0 u3 o, @/ \7 X6 F1.1 SIP Design 流程 98 z, d/ @/ N" m7 p
1.2 Substrate Design Rule 11
d7 _, f5 G; L \5 K$ b& C4 q1.3 Assembly rule 14. B: C$ t9 L' @' f6 i' q
1.4 多die导入及操作 16( v, ]9 L6 b7 o8 z" L
1.4.1 创建芯片 16. p8 d* _$ h3 R$ j) Y3 V
1.4.2 创建原理图 34
! W( t/ S; w6 `8 \1 g. I1.4.3 设置SIP环境,封装叠层 36
: R. L8 F+ ]5 U; \1.4.4 导入原理图数据 42
# u) F8 f3 R' s% B& k1.4.5 分配芯片层别及封装结构 46) ~7 W _" N. g/ m
1.4.6 放置各芯片具体位置 49
: d ^; j- O$ O: X5 V6 h1.5 power/gnd ring 45
) z- h7 Y4 p( P8 N; N+ y' M, D1.6 Wire bond Create and edit 59+ [- L9 O1 z& C8 @* Y
1.7 Design a Differential Pair 68
: C6 R5 w. S l# f. A" O1.8 Power Split 734 f2 s. [) e; |5 [2 T" ^
1.9 Plating Bar 78: Q* O$ b/ }$ f' b, U7 H# h5 h. ^
1.10 八层芯片叠层 832 t2 M5 C$ ]- y. e/ r" L
1.11 Gerber file/option 83; i. ^2 f4 g6 |/ v
1.12 封装加工文件输出 91
3 [ X' U2 B2 _' u: a1.13 SIP加工流程及每步说明 100
" z9 P& y) c& |$ H4 k5 R1 第7章 FC-PBGA联合设计 7
5 g, n! g: [5 U8 c1.1 高PIN数FC-PBGA封装基础知识 7
& d7 T7 ^- V6 ?, T9 V3 H# [& ]1.1.1 高PIN数FC-PBGA封装外形 74 }( Y8 R4 [% P' s" A8 ?4 d8 H
1.1.2 高PIN数FC-PBGA封装截面图 7
2 {6 z+ j3 H+ V" W% ? h1.1.3 Wafer 8
) Z7 n5 O- A- P6 H6 L1.1.4 Die/Scribe Lines 8( y1 B. b% U4 C+ M: E3 M8 F, J
1.1.5 MPW(Multi Project Wafer) 8 @* ]6 v( ?' [! @6 [' s
1.1.6 BUMP(芯片上的焊球) 9
* m, Y9 n/ l5 R% C0 Z1 f! t( S* b1.1.7 Ball(封装上的焊球) 9+ z' H$ ~8 I8 r1 P1 ]8 W
1.1.8 RDL 108 {0 s6 [+ j8 z6 T, T( y, m# R
1.1.9 SMD VS NSMD 11
. k7 e. |* c: `1 W% Q1.1.10 FlipChip到PCB的链路 120 R s( B6 o4 j2 ~' X3 X- E- m; M
1.2 封装选型 12
8 P) V7 p* v8 n# n$ M1.2.1 封装选型涉及因素 12
7 A6 a- h2 [7 D% [9 V- w5 [, Q1.3 CO-Design 14
% u$ `" b0 g6 P9 [$ S1.4 Vendor推荐co-design的流程 14; j; B" n8 f& N: k0 \" X% f, K
1.4.1 Cadence的CO-design示意图 15
8 {' W7 p5 W, w J( Z T1.5 实际工程设计中的Co-Design流程 16
3 O, b- a, ~6 D3 P* c1.5.1 Floorplan阶段 18
# E: @! a- r( A% m7 }# i1.6 FLIPCHIP设计例子 29+ a! z( {- E) e. f0 [- X+ v
1.6.1 材料设置 29
( n1 ^2 o3 W! J1.6.2 Pad_Via定义: 32$ T+ p8 D- p# k7 d
1.6.3 Die 输入文件介绍 34( N" r4 i% S/ E' `
1.7 Die与BGA的生成处理 34
: I3 d" N0 x1 K* {% a' W8 m1.7.1 Die的导入与生成 34% N% V/ l: m+ a; G |
1.7.2 BGA生成及修改 38
* ~* ?- K, ~. x: h1.7.3 BGA焊球网络分配 44& }3 \0 {3 ^& {4 f: v/ m4 a
1.7.4 通过EXCEL表格进行的PINMAP 47
4 G- ^6 ]+ p: U: |1.7.5 BGA中部分PIN网络整体右移四列例子 48
, [( Y V6 x- a P8 [1 ~& Z0 k2 Q5 ?1.7.6 规则定义 51
! D( A8 f: W* _4 K1.7.7 差分线自动生成方法2 58
$ g: ~2 d) S# I2 x% Z8 O: Q; n. w1.7.8 基板Layout 58
' d, a) E& V0 r0 n0 ?2 V* w1.8 光绘输出 64
: O; e m0 C- t. l8 A, K1 q1 第8章 封装链路无源测试 55 d) [% O. u9 L. [0 n. R) x$ I( E# I
1.1 基板链路测试 5
, ~7 E$ U& M% p) V5 i/ Z1.2 测量仪器 5& x5 e! }6 c, U& Q! Y+ s
1.3 测量例子 5$ `( }9 q& B( z1 Z" X# b- ?
1.4 没有SMA头的测试 7: H- P4 D( E3 i* S2 V/ J/ t2 O
1 第9章 封装设计自开发辅助工具 5
7 P: q6 v7 |* A" l* z0 |+ X1.1 软件免责声明 5% ^+ W4 r, Z, z1 g# W
1.2 Excel 表格PINMAP转入APD 6. v* p1 t M; O9 I0 e1 b3 e4 r
1.2.1 程序说明 6- s5 O' `# T S" ^/ A" a. e5 e9 `
1.2.2 软件操作 7
& J/ k0 ~: F' F* g0 C: q1.2.3 问题与解决 13
9 @5 E2 z9 b& f" `7 M1.3 Excel PINMAP任意角度翻转及生成PIN NET格式 14
( R) ^% Q, Q: F# k) U/ ^1.3.1 程序说明 14/ V3 m" ^! M; F& ^/ L
1.3.2 软件操作 14
6 D, W: Z, G& s9 N1.3.3 问题与解决 18+ E+ U9 N1 S# n! s, g. }; T, I
1.4 把PIN NET格式的文件转为的Excel PINMAP形式 18
+ i: z1 q8 l- L+ m7 ?1.4.1 程序说明 18
: G3 ^) V; I9 O: m1.4.2 软件操作 19
I/ H& ]+ d1 G1 m. g1.4.3 问题与解决 20! \. s8 j# e+ D) w
|
|