找回密码
 注册

QQ登录

只需一步,快速开始

扫一扫,访问微社区

巢课
电巢直播8月计划
查看: 9818|回复: 45
打印 上一主题 下一主题

一个DC-DC电源转换,纹波有点大,传上原理图和PCB图,请大家斧正。

[复制链接]

11

主题

438

帖子

5033

积分

五级会员(50)

Rank: 5

积分
5033
跳转到指定楼层
1#
发表于 2013-5-31 22:32 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您!

您需要 登录 才可以下载或查看,没有帐号?注册

x
用AOZ1050PI设计的一款DC-DC电源转换,输入9~18V,输出1.2V,AOZ1050开关频率500KHz,现在用示波器测得输出大概有100mV,Vp-p在485KHz左右的纹波。
% n# s" {; `- m, w' n8 `3 C/ r* D& S; o' n" m
请问各位专家:
: U/ V0 X+ G) T1 r. v& E$ @1、这个指标的纹波是否在设计许可的范围之内?在一般情况下,DC-DC电源转换的纹波在一个什么范围内可以认为是正常的?0 U; ]( J# B: I3 M
2、从原理图上,PCB图上,这个设计是否还能够进一步优化降低纹波?还请指出。3 m4 d# c! Z/ g8 ^: @. C
$ P/ i3 w( d. ]! n
敬请各位斧正。$ j+ [; K& h1 k
9 v3 |* [& x9 B

- [: C7 K# O9 t" R" {
' G# s8 E' }: C( a
分享到:  QQ好友和群QQ好友和群 QQ空间QQ空间 腾讯微博腾讯微博 腾讯朋友腾讯朋友 微信微信
收藏收藏21 支持!支持!1 反对!反对!1

8

主题

2339

帖子

5400

积分

EDA365版主(50)

Rank: 5

积分
5400
推荐
发表于 2015-5-28 20:17 | 只看该作者
ann_wz 发表于 2015-5-28 19:56. b$ ^% U4 U% Y+ `' u
敢问师傅,本公司某些人才,要求输入电容跟输出电容的必须要共地,我想问一下,输入电容的地跟输出电容的 ...

8 B! d1 z6 r4 o) W6 v你们公司的人才说的对,输入和输出的电容必须共地,而且要靠的很近。! E! z( d8 f* }4 F6 M0 t! \3 n
这里主要是考虑两个环路:( W! d4 q3 f8 K  c4 N
1 打开MOS管,CIN-MOSFET-LOUT-COUT-GND-CIN6 z1 J# w+ ^2 U6 s: C
2 关闭MOS管,LOUT-COUT-GND-DIODES/MOSFET-LOUT1 d  ?" W$ Q  Q3 h' R
PWM使得MOS的开关和闭合,导致环路缩放,这样会引起辐射,缩放的比例减小可以减小辐射。4 d: S& X0 E# |3 s7 Y# D5 \& O5 G2 l
- w/ o' m7 U, e

8 L( A4 q" A/ W1 }, g

点评

我一直对于回路面积的计算很不解,,有资料说器件放一排,从地平面回流,这样面积最小了,fallen大师,对于回路面积的计算,能不能举个例子说明一下那样布局会回路最小,如果在把开关器件放在同一面(不一定回路最小  详情 回复 发表于 2015-5-28 20:52

23

主题

884

帖子

3341

积分

EDA365版主(50)

Rank: 5

积分
3341

杰出贡献奖

推荐
发表于 2014-5-30 15:59 | 只看该作者
建议楼主将C60换成两个陶瓷22uF电容并联,不建议用电解。. h% f1 ]% ~, A( N
可以在不改布局情况下,将电容换了试试。6 V- U& v0 Y8 d! e- F) p5 t7 ]
另外,纹波测量,跟测量方法有很大关系,尤其是地参考点的选择。7 J" H3 c$ P4 L: A" [
(这个啰嗦下,前阵子,做的一个DCDC,芯片是踢哀的TPS54527,输出用的钽电容;测量纹波用的是就近找地参考,示波器的夹子夹到钽电容的负,示波器探针测电容的正,结果纹波80mV+;将钽电容换成陶瓷,测量方法同样,纹波60mV+……没达到手册的指标。。。。后来,改了测试方法,用示波器带的测小信号专用的夹具,纹波一下子到25mV以内了。。。。说明测试方法很重要,测试方法不得当,会走错路的。)
' o6 P2 R) A  m4 f, m/ a; a0 U
不要痴迷于阅读成功人士的传记,从中寻找经验,这些书大部分经过了精致的包装,没有人会随随便便成功。更不要痴迷哥,哥还没成功!

33

主题

4949

帖子

1万

积分

EDA365特邀版主

Rank: 6Rank: 6

积分
12225
推荐
发表于 2013-6-1 19:54 | 只看该作者
jielove2003 发表于 2013-6-1 14:05
$ u4 t: B9 z8 d/ C非常感谢热心的超级狗大侠的提出的建议,提得很中肯。! X% d& ~$ z  W# j- y7 C

1 k2 A1 f  p9 i) n1、在改版中改善。

( m7 P; F( b5 `  k' [- E兄台也不用客氣啦!以前有人上傳 PCB 圖請求 Review 協助,但因為這工作需要心無旁鶩且較耗費時間,過去都沒有幫上忙,今天早上剛好閒來無事就看了一下。
' p$ q& {% C/ L/ ]% @1 ?
( G# U7 i9 i- |. e不過要讓老闆知道放著公司裏的事不做,還幫外人 Review,吾狗命休矣!2 ?& V1 g( w- a" Y: h4 n
/ G' P6 L- z" O
{:soso_e127:}

点评

师傅牛逼  详情 回复 发表于 2015-5-28 19:51
哈士奇是一種連主人都咬的爛狗!

33

主题

4949

帖子

1万

积分

EDA365特邀版主

Rank: 6Rank: 6

积分
12225
推荐
发表于 2013-6-1 10:05 | 只看该作者
本帖最后由 超級狗 于 2013-6-1 19:57 编辑 % C, G: K5 y0 J  M9 ~

8 P' ~; w- ~7 Y- {8 ]+ z100mV 的紋波(Ripple)對數字線路應該沒什麼問題,對模擬線路就看情況了,有的線路很敏感需要更低。但芯片資料展示在滿載(Full Load)狀況下,紋波(Ripple)可以壓到到 20mV 左右。
: c3 X. f) l+ H7 |5 {0 K  N  X, P
佈線建議︰
7 q0 d; }/ y+ V  q& b* X
  • L2 在上方但 FB 在 AOZ1050 Pin 4,造成反饋路徑繞了一大圈才回到芯片。將 L2 移到下方,可以縮短反饋路徑。
  • AOZ1050 Pin 3 Power Return Ground 只有單點落地顯得太單薄,要注意一盎司(oz)銅厚下,10 mil 的落孔只有 0.8A 的承受力,如果是使用十字線接地,就 4 條十字線加起來可承受的電流。宜將地鋪大,並多打導通孔與背面的地連通。
  • 注意芯心片資料上的 AOZ1050 Pin 4 PGND 與 R5 落地的畫法,它們是用不同的地符號。意思是說他們建議你用隔離的地(Isolation Ground),做法上就是 R5 和 Pin 4 拉在一起,然後單點落地。
  • 輸出應該先過濾波電容 C58、C59 和 C62 再給其它線路,注意到你的輸入電容 C56 和 C57 就做得不錯,可以參考它的做法。
  • 注意線寬與承載電流的關係,輸入與輸出線寬需要計算。不曉得 C60 "+" 號旁邊那條細線是做什麼用的?看起來很細。
  • 佈線大原則︰- k7 ]2 N& e+ l: d* d& v+ @: p
    讓輸入或輸出濾波電容和地造成的迴路越短越好。0 \/ N% t& r9 L/ E8 x4 h2 u  K
4 Z  o# g& X' t  x

' k: p8 @% v5 ^0 h$ j; S仍需檢視的部份︰( x2 }9 B- w! o" Z* K3 a
  • L2 電感宜選用有屏蔽(Shielding)的封裝,避免漏磁(Magnetic Leakage)干擾。
  • L2 電感的額定電流(IDC1 和 IDC2)宜被檢視,避免峰值電流(Peak Current)超過或溫度升高,造成電感量不足產生紋波和噪聲。
  • L2 直流電阻(DCR)宜被檢視,太高效率不好、容易發熱。
  • AOZ1050 Pin 5 COMP 上的補償電路,芯片資料上有計算公式,宜試算一下是否搭配得宜。
  • 電解電容 C56 和 C60 的 ESR 越小越好,如果您真的很在意紋波及噪聲的大小,電解電容儘量選用可靠一點的廠牌。* i* S8 u) ^$ N) i. {. i

/ B0 o, c5 `$ D6 s( z
; \# ~5 H/ H1 t8 w1 I{:soso_e129:}

点评

支持!: 5.0
敢问师傅,本公司某些人才,要求输入电容跟输出电容的必须要共地,我想问一下,输入电容的地跟输出电容的地会不会彼此相互干扰呢,,我理解降压dcdc电路的输入电容哪随着mos管打开关闭,应该是有较大的脉冲电流电压  详情 回复 发表于 2015-5-28 19:56
支持!: 5
狗版主~~~~威武!!!  发表于 2013-8-7 09:46
支持!: 5
太给力了  发表于 2013-6-24 10:24

评分

参与人数 2贡献 +10 收起 理由
ppyuyi + 5 很给力!
kevin890505 + 5

查看全部评分

哈士奇是一種連主人都咬的爛狗!

24

主题

1796

帖子

8046

积分

六级会员(60)

Rank: 6Rank: 6

积分
8046
3#
发表于 2013-6-1 11:49 | 只看该作者
版主就是NB啊

11

主题

438

帖子

5033

积分

五级会员(50)

Rank: 5

积分
5033
4#
 楼主| 发表于 2013-6-1 14:05 | 只看该作者
非常感谢热心的超级狗大侠的提出的建议,提得很中肯。! V! i2 Q& T& h6 u

( }1 B* H1 i7 w- c0 B1、在改版中改善。( M" i# b1 [, }; d' w) J/ ~. ^
2、3号引脚标示的为AGND,所以只用了一个0.5/1mm的过孔接地。
& n' I- G# f) I% }3、在设计原理图的时候留意到了AGND和PGND,但没有仔细考虑到直接多点接地带来的影响,这点在改版中改善。
) n+ e1 x$ l: S) j  X6 B- ^- W4、当初C58,C59放在底层是考虑到离电感近点,这里在做法上有点欠考虑,应该在电感输出区域顶层和底层小范围铺铜,然后用过孔连通,这样顶层和底层分别放置的电容滤波效果应该更好一些。当然按照狗大侠的说法输出先过C58,C59和C62,这样更好。
2 A3 J% N6 X: r) Y5、电流输出应该在1.5A以下,走线宽度在30~35mil左右,C60“+”号旁边的那条细线是引出去的一个Test Point。: o4 `: Z) d' M! d

4 j) @9 B- M' u; I; s. `最后对版主大侠致以诚挚的问候和谢意,EDA365在一群热心的,高水平的大侠的带领下,一定会越来越好!
% V8 ?& W; z: b* c8 t; A: t/ Z) U

点评

支持!: 5.0
支持!: 5
因為芯片上的圖除了 R5 落地和 PGND 是用不一樣的地符號,其它的地都和 AGND 的符號一樣。所以 AGND 有可能才是 Power 的 Return Ground,這點要留意!  发表于 2013-6-1 21:42

11

主题

438

帖子

5033

积分

五级会员(50)

Rank: 5

积分
5033
6#
 楼主| 发表于 2013-6-1 22:45 | 只看该作者
狗大侠是人才了,老板都得小心供着呢··{:soso_e113:}4 x7 V- n- M0 y% n2 _8 E
/ k" E3 a4 b. U" u
重新修改了下原理图和PCB图,准备打样测试下,如下所示:
9 A2 C; ^  [: F$ n) R, H3 G
! N0 t5 E" @0 y6 A  I! L  @ 9 J. u, m* K* j( @! F; T5 @8 F9 C
8 C: c7 X- z6 `4 J

4 c6 N  w( A: r3 i+ u& x, B/ k( a' t" ?& g; Z

, O5 f% v7 Q: B  f
3 ?. a' ^8 U/ O

33

主题

4949

帖子

1万

积分

EDA365特邀版主

Rank: 6Rank: 6

积分
12225
7#
发表于 2013-6-2 12:05 | 只看该作者
jielove2003 发表于 2013-6-1 22:45
: |/ D: H0 G7 u/ t, C# H狗大侠是人才了,老板都得小心供着呢··: [# o& x( H8 r4 R7 }6 I7 n
" U: f1 X8 y3 L' I2 |0 Z3 P/ H
重新修改了下原理图和PCB图,准备打样测试下,如 ...

9 O# b( T* ?7 g2 r( H8 }7 e快變成牌位被供起來了,哪天要被裁員都不知道。- l8 T* Q3 P9 C0 F8 s! c4 b
( B' G3 [2 a9 S
{:soso_e110:}
/ q% C' B5 Y+ Y' Q' k+ \+ x
0 {7 M1 F/ c! h1 N通常老闆不需要人才,只需要廉價勞力!
3 P! i/ o" X" ]% N8 j
/ q0 A5 t' k* I9 e, ]9 Z{:soso_e119:}

点评

狗大:您多慮啦!眾多兩岸以及國際的幫粉絲挺你.  详情 回复 发表于 2015-6-28 11:01
哈士奇是一種連主人都咬的爛狗!

0

主题

16

帖子

261

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
261
8#
发表于 2013-7-1 15:40 | 只看该作者
路人路过,提个问题。这个原理图里在芯片输出管脚内部开关打开的时候,回流路径是什么样的。不是应该由电感储能供电然后再开关打开的时候提供续流吗,一般会有续流二极管的。这个原理图里面是不是芯片内部解决了啊。还是怎么办的。求解惑。

11

主题

438

帖子

5033

积分

五级会员(50)

Rank: 5

积分
5033
9#
 楼主| 发表于 2013-7-1 16:05 | 只看该作者
matlab5000 发表于 2013-7-1 15:40
% @, A2 O4 o! Y' \, O路人路过,提个问题。这个原理图里在芯片输出管脚内部开关打开的时候,回流路径是什么样的。不是应该由电感 ...
4 i2 p  j2 ^! y" |4 t# R
这个是同步整流的,在芯片内部用NMOS代替了。

0

主题

16

帖子

261

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
261
10#
发表于 2013-7-1 16:12 | 只看该作者
jielove2003 发表于 2013-7-1 16:05 " T" }4 E0 Y- {  K1 x/ p
这个是同步整流的,在芯片内部用NMOS代替了。

6 R+ X8 ~7 K; n8 S/ e这么快啊。呵呵,刚刚发帖就有回复了。原来是这样啊。我没有下载datasheet, 要是这样的话就好理解了。楼主自己用了这样的内部有NMOS的,觉得和外面接二极管有什么区别吗

11

主题

438

帖子

5033

积分

五级会员(50)

Rank: 5

积分
5033
11#
 楼主| 发表于 2013-7-1 19:10 | 只看该作者
matlab5000 发表于 2013-7-1 16:12 ) d9 v9 s- z9 t) k6 W7 ~9 ~
这么快啊。呵呵,刚刚发帖就有回复了。原来是这样啊。我没有下载datasheet, 要是这样的话就好理解了。楼 ...

' D7 A1 B5 ]/ E3 g' t" Y4 K$ K没有太大的区别,用同步整流的损耗会比续流二极管低一些。

0

主题

16

帖子

261

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
261
12#
发表于 2013-7-2 14:50 | 只看该作者
jielove2003 发表于 2013-7-1 19:10 3 d7 X5 H  v" x: k6 v
没有太大的区别,用同步整流的损耗会比续流二极管低一些。
3 H+ |  v4 C9 t" ?2 P* A7 }  I
好的,多谢了。又学习了一个,同步整流。

2

主题

20

帖子

290

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
290
13#
发表于 2013-7-3 08:53 | 只看该作者
学习下

39

主题

758

帖子

4113

积分

五级会员(50)

Rank: 5

积分
4113
14#
发表于 2013-7-3 09:22 | 只看该作者
如果很在意纹波,π型滤波,在IC和电感间,加一个RCD电路,吸收一下尖峰,不过说实话,纹波大是开关电源的一个主要的缺点
时常捡一点过期狗粮,勉强度日,毕竟生活总要继续

10

主题

838

帖子

4907

积分

五级会员(50)

Rank: 5

积分
4907
15#
发表于 2013-7-29 13:15 | 只看该作者
第5脚(comp)接个几十pf的电容对地更好些
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

巢课

技术风云榜

关于我们|手机版|EDA365 ( 粤ICP备18020198号 )

GMT+8, 2024-11-16 15:52 , Processed in 0.075750 second(s), 38 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表