|
本帖最后由 Vincent.M 于 2009-3-27 14:40 编辑 ) X/ y. R5 {/ A+ e! N& M3 C) k) Q1 T
在通过电源和地路径的电流发生变化时,在电源路径和地路径的阻抗上将产生一个压降。这个压降就意味供给芯片的电压减小,可以看着是电源与地之间的电压减小或塌陷。
5 e+ C" _' d0 o" a$ j, X8 G但是怎么样能够减小这个噪声,难道就只有使电源路 ...8 r, U# ]# u% V" @, _# I
even_zhou 发表于 2009-3-26 10:00 & r8 C+ i" H6 n) D8 i4 L
这个问题不好回答,最好有实际经验,根据情况来逐个分析并提出解决方案,我的经验也很少,以下是我个人的总结!
- `- V8 s4 }9 [5 c! z8 ? k增加旁路及去耦电容:, x' n: J3 c0 q1 v
1、不同等级的电容稳压:Bulk电容为存在大量慢充放电电压的区域稳压,小电容提供少量快充放电区域的稳压1 d6 X+ s; X0 d: I5 U3 U$ C
2、不同电容值的去耦电容:低频去耦、低ESL的高频去耦电容。去耦电容要紧靠IC与电源层及地层的连接部位。
2 y6 P/ I. {7 _4 I$ k
7 K' E3 {. F5 E; K& k5 K. n- S过孔:# S+ m6 e. I& n% V7 L) x
1、尽可能的少用过孔2 n3 [8 u5 K4 I* z
2、如果必须用过孔,在过孔反焊盘不产生内电层开缝的情况下,过孔之间要紧挨着,以增加过孔间互感,从而减小电流回路总感抗9 g4 e) q# _( J2 R( |; H0 N
( O1 h; _* L1 L8 ?电源和地层的分布:" A- j, F" f% Z8 G; O7 U& \
1、以增加层间固有电容的原则设计层叠方案,即产生低频去耦作用7 H1 j' r. V S7 @
2、减小层间谐振阻抗:减小层间距、增大ER、增大介质损耗
, i2 e/ s$ o+ ?6 ~: o: S) t7 I* ~, l( L% i
IC:
! [. n( R, k0 S1、选用低自感的ic封装
1 ]+ t# R [. x( I K7 u( w0 z) L2、少用IC插座% E. K i& r3 _( p/ W$ k6 ^
3、选用多电源管脚的IC |
|