|
本帖最后由 Vincent.M 于 2009-3-27 14:40 编辑 ' D- o8 S2 Z$ p6 \0 v. D' o+ G
在通过电源和地路径的电流发生变化时,在电源路径和地路径的阻抗上将产生一个压降。这个压降就意味供给芯片的电压减小,可以看着是电源与地之间的电压减小或塌陷。
! e! J, l ~6 x! v3 \/ T但是怎么样能够减小这个噪声,难道就只有使电源路 ...5 d$ S3 B6 J C3 F+ p5 N, u
even_zhou 发表于 2009-3-26 10:00 1 R, _( K3 P* ~6 E
这个问题不好回答,最好有实际经验,根据情况来逐个分析并提出解决方案,我的经验也很少,以下是我个人的总结!
) Z" {! ^ K) B H( n5 z增加旁路及去耦电容:' p n1 V; F$ f% p" T1 D$ C
1、不同等级的电容稳压:Bulk电容为存在大量慢充放电电压的区域稳压,小电容提供少量快充放电区域的稳压
% @- m$ j+ {: F) O, W0 ]$ ~2、不同电容值的去耦电容:低频去耦、低ESL的高频去耦电容。去耦电容要紧靠IC与电源层及地层的连接部位。3 Z: b' i! ]- ?! r- n
/ v2 j& {, D2 O7 x
过孔:3 q# [! l/ ]; K& } }8 A Y
1、尽可能的少用过孔5 O6 p& i, r0 P4 m, p8 m
2、如果必须用过孔,在过孔反焊盘不产生内电层开缝的情况下,过孔之间要紧挨着,以增加过孔间互感,从而减小电流回路总感抗
v5 r& T4 a4 u3 Y; r4 X; r- m. `+ T8 e' X; e9 u
电源和地层的分布:
0 K5 O+ W2 U" h% \. B1、以增加层间固有电容的原则设计层叠方案,即产生低频去耦作用
. M8 p5 B. X9 b* ` e9 ]5 C2、减小层间谐振阻抗:减小层间距、增大ER、增大介质损耗# @ x5 ?9 Z1 O0 P& G# h
, F" q. s/ |( h& E# |8 ^! S& i$ f
IC:: J* v/ i' }1 A# x
1、选用低自感的ic封装5 J: f# U$ F7 g2 T7 X8 b
2、少用IC插座* O' N' F G K% w$ C0 ~
3、选用多电源管脚的IC |
|