allegro导入网表错误解决，不是封装和路径问题

maozheng110

' d5 W0 ?- ]4 M+ x9 U/ h  S4 F
已布过一部分线，放了一些封装，并且有fixed属性，改原理图后重新导入网表出错。
+ D4 \+ Z3 Y0 G& e7 U/ W1 B不是找不到封装问题，不是路径问题，直接报下错。
. |$ v9 d* g% b: ~( h+ @8 G' L. [#1   ERROR(102) Run stopped because errors were detected
解决方法：
Import Logic的时候选项Place Changed Component里选Never，再选always时也不报错了

9 v) n( {% b* Z: T
# D) L' `6 K; H5 x9 T各选项说明：
# always 全部放置在原先的位置上
. Q' o! \$ i$ i5 o- V#never   原先放置的零件拿掉，导入netlist重新放置
#if same symbol 当新旧零件包装相同时替换，并且位置相同

rainbowII

你选择never代表将所有的元器件拿走，然后重新放置，因为你的元器件有FIX属性，所以报错。我一般就用alwasys,而且你也只是修改一部分线路，选always就可以了，非要选never,就要勾选ignore fix property