allegro导入网表错误解决，不是封装和路径问题

maozheng110

$ {/ G5 Q+ s6 I已布过一部分线，放了一些封装，并且有fixed属性，改原理图后重新导入网表出错。
, z$ |4 s- T* |( u1 k不是找不到封装问题，不是路径问题，直接报下错。
#1   ERROR(102) Run stopped because errors were detected
6 F3 B, d% B* K0 T7 }5 I; |9 a解决方法：
Import Logic的时候选项Place Changed Component里选Never，再选always时也不报错了

& t; w4 B$ Z+ s" E
各选项说明：
7 ?4 u8 ^2 W  t; E# always 全部放置在原先的位置上
#never   原先放置的零件拿掉，导入netlist重新放置
/ X# }$ c* a4 L4 k8 M: d; F#if same symbol 当新旧零件包装相同时替换，并且位置相同

rainbowII

你选择never代表将所有的元器件拿走，然后重新放置，因为你的元器件有FIX属性，所以报错。我一般就用alwasys,而且你也只是修改一部分线路，选always就可以了，非要选never,就要勾选ignore fix property