DDR3布线问题

molin

大神们，好！！
/ \- |! ^$ H$ M1 _$ B# T
请教DDR3布线问题：
1.地址线不知怎样来走好，看了好多资料说地址线参考地和电源 ，我原想参考电源 平面 ，从BGA出线到T点全部走第3层线，但T点到两端就无法 走线了，不知参考 那层好？如果 在不改变层叠的情况下，地址如何 来走？
' m6 B9 Y) c- y$ ~. D% y# e
2.二边的数据线现在这样出线和走法，这样可以不，感觉 空间很紧，调等长会不会无法 调！也看看，给个建议？？


, l( F- b% g' R% b( H& c7 w6 O1 S' Z非常感谢！！！

$ m& q/ [! Y, u0 l

这是PCB文件 ，16.6版本的！！！
. ^" V" r! _' o9 z ddr3.zip (417.45 KB, 下载次数: 242)

2013-12-10 15:23 上传

点击文件名下载附件
下载积分: 威望 -5

這侽孓譙悴丶

数据线要求比较严格，数据线同组同层，保持两倍线宽间距，你那样布局数据线可以全部用一层完成，优先参考地；地址线要求没那么严格，在空间有限的情况下可以按1：1的间距走，但有空间最好按1：2的间距，能够同层最好不过了，但T接是很难做到同层的，可以不同层。

molin

谢谢二位的解答 ，数据线同组同层是不是指每8条为一组。
                           目前数据线全部用第三层走，线间距是不够，这点以确定 。
1 B, w4 k& M+ u$ O- W                        地址线目前从BGA走一层，空间不大，要走到那层比较 好？
                       还有一些控制线，是和地址线走一起吗？

天启者

molin 发表于 2013-12-11 19:02
2 T5 Z  n) o: s$ S$ L% ?' a2 f! A大神，数据 线用3 4层走线，参考层不是变了吗，2层是GND ，5层是VCC，这样也可以？
) @; E  u8 L3 [% r7 s9 P3 I5 N9 A而地址线用走top和BO ...

8 i: }1 L- J% w$ _( l 你的板子分层有点怪，数据线应该走内层，同组同层（11根），最好是参考GNG层。但是你的只能两组数据线做到。所以我认为两组走3层，两组走4层。据我所知：地址线参考power层，但是时钟线又是要求参考GND层，所以地址线是很纠结的线，具体看你要求。

suicide915

为什么不增加层数呢

917406525

917406525

:lol

Happyboy168

能发个16.5 或者16.3的给我练习下吗？

molin

天启者 发表于 2013-12-16 09:00
# z8 t3 c' F( H- g. W* a  G正反贴的DDR就不要想菊花链了

朋友 ，为什么 层叠的关系 ，还是没法走 3 4层，因为感觉 还是参考平面不对应

天启者

正反贴的DDR就不要想菊花链了

余波和尚

另外你的fanout有问题啊，还有孔打的也有问题，才4片的DDR不至于没有空间的。

余波和尚

走菊花链的话得确定你的DDR3有读写平衡的，如果不支持读写平衡走菊花链也没用。问问硬件支持吗，如果支持的话可以走菊花链也就是flyby。如果不行的话按照上面的建议走T点。再不会的话可以联系我，加我Q，392575977.

molin

newcomsky 发表于 2013-12-13 17:45
兄弟用菊花连走，不要t形

+ u! L" N0 R0 n大哥 ，菊花连怎么走，无从下手啊，求教程 啊！！！

newcomsky

兄弟用菊花连走，不要t形

molin

天启者 发表于 2013-12-10 17:17
据我以前经验：你的数据线全部用第三层走，目测是无法满足组内跟组间的线间距。至于上下地址线的DDR的注 ...

大神，数据 线用3 4层走线，参考层不是变了吗，2层是GND ，5层是VCC，这样也可以？
而地址线用走top和BOTOOM参考层也是一样？？

天启者

molin 发表于 2013-12-10 16:46
谢谢解答！有问题：
数据线现在全部用3层走线。你说的地址线上下两个DDR的注意fanout，是出线不对，还是 ...

2 B! l2 U1 I+ F2 ~1 x4 w据我以前经验：你的数据线全部用第三层走，目测是无法满足组内跟组间的线间距。至于上下地址线的DDR的注意fanout意思是方便你出线连线，地址线要求不严格，参考层不同也关系不大。