|
EDA365欢迎您!
您需要 登录 才可以下载或查看,没有帐号?注册
x
1、减小电源和地路径的回路电感;% N+ t, a7 b7 W! [- Z" ?: z
2、使电源平面和地平面相邻并尽量靠近;4 S* l* z; t0 l! [' C' T% O2 o8 I
3、在平面间使用介电常数尽量高的介质材料使平面间的阻抗最低;
& {. O# z1 w$ R; J2 Z& A- U8 Z4、尽量使用多个成对的电源平面和地平面;
* C) M( w0 O( Q, x2 l5、使同向电流相隔尽量远,而反向电流间隔尽量近;! v, ~) S5 e7 b+ p2 i, _! h
6、在实际中,使电源过孔与地平面过孔尽量靠近。要使它们的间隔至少与过孔的长度相当;
9 i3 Y; ~0 p9 F/ R& n* ]7、应将电源平面与地平面尽可能靠近去耦电容所在的表面处;2 B }' ^. S# p: b+ ]
8、对相同的电源或地焊盘使用多个过孔,但要使过孔间距尽量远;# Z+ X/ d( C( C% @4 J
9、在电源平面或地平面上布线时,应是过孔的直径尽量大;
0 [# V- w x; m" K, ?: s10、在电源焊盘和地焊盘上使用双键合线可以减小键合线的回路电感;
, B+ u' U# d; s' \3 V11、从芯片内引出尽可能多的电源和地引线; J) v3 Y" S# ~/ d3 u
12、在芯片封装时引出尽可能多的电源和地引脚;
9 ]! C. P7 _0 p* o& V2 S! r13、使用尽可能短的片间互连方法,例如倒装芯片而不是键合线;9 G v4 T `4 d7 z
14、封装的引线应尽量短,例如应使用CSP封装而不是QFP封装;
- D: X5 G3 u2 Z- p$ c( G9 f16、使去耦电容焊盘间的布线和过孔尽可能短而宽;4 k% m+ s9 g2 n5 Z
17、在低频时使用一定量的去耦电容来代替稳压器件;
0 O) }5 u& f N18、在高频时使用一定量的去耦电容来抵消等效电感;
" @) Q [1 ^& P8 f6 Z5 c4 S0 y1 k19、使用尽可能小的去耦电容,并尽量减小电容焊盘上与电源和地平面相连的互连线的长度;0 {7 Y* E4 I+ k" I
20、在片内使用尽量大的去耦电容;
* ]9 K/ K q! m1 h( }5 ^0 ~, h21、在封装中应使用尽可能多的低电感去耦电容;
! E( ], ?0 e! N22、在I/O接口设计中使用差分对; |
|