EDA365电子工程师网

标题: DDR3时钟信号端接的时候为什么要用电容到VDD而不是地？ [打印本页]

作者: braveheart320 时间: 2013-5-7 11:09
标题: DDR3时钟信号端接的时候为什么要用电容到VDD而不是地？
大家知道目前DDr3时钟信号目前普遍的2种端接：1、末端直接100欧姆差分端接；2、单端端接50欧姆再在中间接0.1uF电容到VDD，这个是为了抑制共模耦合，但为什么不接到地呢？有没有高手知道为什么？

作者: qingdalj 时间: 2013-5-7 22:40
上拉可以补偿信号的衰减，个人理解

作者: dzwinner 时间: 2013-5-13 16:07
这个时钟在芯片内部是以VDD作为参考电源的！所以这个电容是接到VDD而不是地！个人见解！

欢迎光临 EDA365电子工程师网 (http://bbs.elecnest.cn/)