DDR3时钟信号端接的时候为什么要用电容到VDD而不是地？

braveheart320 · 发表于 2013-5-7 11:09

您需要登录才可以下载或查看，没有帐号？注册

x

大家知道目前DDr3时钟信号目前普遍的2种端接：1、末端直接100欧姆差分端接；2、单端端接50欧姆再在中间接0.1uF电容到VDD，这个是为了抑制共模耦合，但为什么不接到地呢？有没有高手知道为什么？

qingdalj · 发表于 2013-5-7 22:40

上拉可以补偿信号的衰减，个人理解

dzwinner · 发表于 2013-5-13 16:07

这个时钟在芯片内部是以VDD作为参考电源的！所以这个电容是接到VDD而不是地！个人见解！

		自动登录	找回密码
密码			注册

[仿真讨论] DDR3时钟信号端接的时候为什么要用电容到VDD而不是地？