抛砖引玉 DC-DC升压电路layout如何减少输出纹波

skatecom

      DC-DC升压电路，由于线路的架构，注定有或多或少的纹波。 一般的电路中，敏感程度较低的，纹波只是影响电源使用效率而已，但如果电路比较敏感，那纹波的抑制就显得很重要。
     纹波的来源主要有两点：1.元器件的参数。2.PCBlayout。
6 C8 h4 M! D# Q- I5 [3 ~     元器件的参数，输出电容要选用ESR比较低的，电感除了感量合适，电感的内阻要尽量小，二级管尽量选用导通压降较小的肖特基。元器件的选用除了性能以外，还要涉及成本。工程是折衷的，除了考虑性能以外，还要兼顾成本，不然做出来的产品“叫好不叫卖”。
0 v5 _$ X% [4 V     一旦选好了元器件，那只能通过合理的layout来抑制纹波的产生。
2 T# }) P  _% a! ~9 P
       主意以下几点，可以一定程度的降低输出纹波
       1.输入电容的地与输出电容的地单点接地。
; V7 A9 O& Y# r; A% C4 E! {* @       2.FB远离潜在的噪声源，不应FB的布线置于电感或是二极管的下方。
. l% g; _9 ?% P: D1 ]! h1 \       3.输出电容的接地要尽量短、粗，输出电容要挨着输出二极管。
% C: I& j& w% b3 ^; b       4.条件允许的情况，可以加磁珠配合滤波。
       5.电感下面，IC下面，尽量避空。
期待高手斧正！

lht-tz

mishuangxi 发表于 2013-1-26 11:32
2 O- r, Z1 V& {1 A% p; j6 t" x* f注意DC/DC的三个回路，导通回路，截止回路，反馈回路（FB）

) O& Y- ?2 k2 o) m. k( E9 n你好，我对所说的3个回路重要性十分赞同，能否用实例说明一下，附件有一些例子能否简单阐述一下。谢谢！

zhanglin880126

jjmhere 发表于 2013-7-2 10:04
能否具体说一下操作。。。。

6 W- i( O+ V) Y. X" m5 F$ a电感下面不能整体覆铜或走线；整体覆铜降低电感的能力，走线的话信号易互相干扰

jf2015

IC反馈环路面积尽量的小，并做露铜处理，单点接地这个就不必说了，输出滤波电容同规格的情况下尽量用体积大的，说的不对请指出

6118zy

高频环路尽量小，注意大电流环路，反馈电阻靠近FB脚并远离大电流环路

mj19901002

学习，顶起！

非常了得

学习了

cytao

说的好,DC DC尤其是频率高的更要注意了.

lht-tz

1楼 4楼 7楼回答非常好！学习了 谢谢。DC DC MARK

zhengcw2011

学些了！

1194022400

实际设计出来的板子，感觉无论如何接地，差别都比较细微~哪种情况下差别比较明显？~~~~

fallen

layout改善有限，良好的设计才是关键。

bingshuihuo

能否具体说一下操作

zx696696

学习了

jjmhere

sphai 发表于 2013-6-8 09:38
注意几点主要是layout)1反馈的处理2地处理(包括地环路,输入输出电容地)3电感处理(下面可以挖空就挖空,不能 ...

能否具体说一下操作。。。。

infox

学习了，呵呵