|
EDA365欢迎您!
您需要 登录 才可以下载或查看,没有帐号?注册
x
本帖最后由 ym306529818 于 2012-12-10 23:52 编辑 ( ~2 D. B: |$ Q2 F
5 q4 L" f) ^. Z& N& H9 n0 d$ U本人手里有一个项目,现在正在进行PCB绘图," }, x: f3 N1 W! i
信号线为高速信号(最大速率是5GB/S,一般速率为2.5GB/S),
+ e/ ~- I0 Z% }8 ?9 T板层为8层,
8 d3 Q' d+ C" k+ \3 |4 B千兆网口,
2 m5 C1 [ P/ ]时钟为150兆左右(多路差分),; j. u7 A9 B5 k2 w& d. c
高速差分信号线较多,
2 E G2 K/ b9 A/ Q3 T电源为12V输入,5V输入,多数电源要求为3.3V和2.5V,$ v( M" o4 k. _9 ]: }
包含BGA封装、引脚数超过1000的FPGA。
/ v, ?- F+ s8 ]4 B1 M- q2 s" t3 N6 A$ ?
求高手指导怎样设计板层,怎样布高速信号线、高速控制线、数据线,PCB设计中应注意的事项及等长数据线、差分线有无特殊要求等。希望各位大虾不吝赐教,小弟拜谢................% x+ S K4 Q, ^6 x, b
) `/ k# q$ l5 l- c
8 @5 R( `& ^, j" n
帖子发了快一周了,踩的不少,回复的更是凤毛麟角,其实这个项目我只是自己尝试布线,板子我已经布了一半左右了,这次想尽量把板子布通,布好。高速信号这块以前没接触过,所以有很多的顾虑...
( H# ?' j8 A) Q' C希望大家先给点板层设计的建议,我明天将我的板层写上来~~(并且以后不断更新这个帖子),希望各位高手和像我一样的菜鸟拍砖,谢谢! |
|