|
EDA365欢迎您!
您需要 登录 才可以下载或查看,没有帐号?注册
x
本帖最后由 ym306529818 于 2012-12-10 23:52 编辑 7 w6 K& P8 ]6 r$ k% x
" ~8 @( U! ^7 I/ j7 I, \
本人手里有一个项目,现在正在进行PCB绘图,+ _, M( @' C- a0 k+ {+ D% H
信号线为高速信号(最大速率是5GB/S,一般速率为2.5GB/S),' L! H1 }- }0 z3 {- i+ r, b. V' s
板层为8层,( f/ ~7 F9 p& D, a+ H8 q3 r
千兆网口,3 a5 j2 y. ], h& N
时钟为150兆左右(多路差分),
3 r3 y3 J* }. S0 R, F, T# W6 o高速差分信号线较多,
$ W: D9 D5 F7 z* L! }电源为12V输入,5V输入,多数电源要求为3.3V和2.5V,' m- ?3 Y" P1 n
包含BGA封装、引脚数超过1000的FPGA。- R Y* o" z( p( c7 c8 U- F
4 j5 W, @* s! f2 M
求高手指导怎样设计板层,怎样布高速信号线、高速控制线、数据线,PCB设计中应注意的事项及等长数据线、差分线有无特殊要求等。希望各位大虾不吝赐教,小弟拜谢................. [5 N( G/ f( g t
; o! @ e4 X. n8 L" Y
6 k, N# h' y, G 帖子发了快一周了,踩的不少,回复的更是凤毛麟角,其实这个项目我只是自己尝试布线,板子我已经布了一半左右了,这次想尽量把板子布通,布好。高速信号这块以前没接触过,所以有很多的顾虑...
! ^2 W. |( _: }4 m希望大家先给点板层设计的建议,我明天将我的板层写上来~~(并且以后不断更新这个帖子),希望各位高手和像我一样的菜鸟拍砖,谢谢! |
|