把VIA放在pin下面，就会报错

51video

为什么我把VIA放在pin下面，就会报错呢？怎么解决啊？
' k8 k# U' n0 U7 @2 M9 A. U
! C% ~; n) a! F( s6 A  Q- a! e3 KVIA上的Pin比较大
" @+ M( e* d. K$ W' O) Y) `
& r# W% Z  Q# ^9 o0 |* L/ j[ 本帖最后由 51video 于 2008-7-23 17:05 编辑 ]

caobolxq

不错   谢谢楼主

zfqyww

楼住说的是散热盘,当然会报错,不要理会!

ade-0902

對于樓上的說法﹐不敢苟同!
/ ^8 ~3 Z; H4 O7 p3 CDRC錯誤﹐就是你在layout時做了違背規則（當然由你設定﹐或默認--(但可修改））﹐只要你去修改﹐相信drc一定可消除﹗
) v  E0 Y6 _' J1 v, E" u當然﹐為了省時省力有些DRC就不必管它------因為自己的板子知道那些DRC根本就不必管﹕如壘放在一起但只有用其中一個的兩元件
（一大一小﹐功能相同）會報元件太近的drc。但此錯誤應該知道﹐但沒必要去消除此drc.

adwordslai

如果是同一颗零件上的可以不管它，很多时候drc是没办法完全消除的

51video

楼上正解，希望各位会看、看好report

ade-0902

原帖由 dingtianlidi 于 2008-7-24 11:57 发表
4 U5 m; ?$ o4 r# f$ S) h( B1 _. i3 [9635
看是不是这里的问题
把Same net drc这个选项选取择off
7 G$ \4 v  \/ T试试

8 i$ j8 _) f' y( b! U, ]1 f有點懷疑你的權威啊﹐
解決此問題﹕  1.首先看drc報告﹕
Constraint:      Pad/Pad Direct Connect
' F* |; r' N& ^Constraint Set:   DEFAULT
Constraint Type: PHYSICAL CONSTRAINTS      
" ^! o3 @& [& c$ X* i' C  _' ?7 S由此三項我們就應該知道你放的VIA在PIN上違背了physical line/via rule中 DEFAULT中的Pad/Pad Direct Connect 的規則.也就是如果要在pin 上放via的話﹐需修改與此相關的規則。
- d5 L- S/ _4 ?& }2.再看出
  Constraint value: NOT_ALLOWED
5 g" V! X! U3 ?  I4 b# g' h( R4 W$ |  Actual value:     VIAS_PINS_ONLY
就應該知道是規則里Pad/Pad Direct Connect設置為了NOT_ALLOWED﹐而你卻要在pin上放via,所以應該把此項NOT_ALLOWED改為pin/via allowed或all allowed

0 P: [8 l1 U% n$ w) v! ~

: T: D  w* C: P" ]$ ]補充一點﹕希望各位以此來學會看report
( C8 J4 \  l3 B7 N7 {3 ~0 `5 }
[ 本帖最后由 ade-0902 于 2008-7-24 14:02 编辑 ]

dingtianlidi

, O/ N2 D' H( h0 T1 ]: T看是不是这里的问题
把Same net drc这个选项选取择off
) T2 e1 C( @0 S7 y$ s试试

51video

还是不行噢！
6 V% a( f" ^; q# ^
3 P# g: ~# o9 y& X+ yLISTING: 1 element(s)
' }, _+ @$ _7 U' V9 V           < DRC ERROR >           
0 i6 P% V  |* \5 j8 c  Class:           DRC ERROR CLASS
5 i4 K3 y9 e) _: l$ x, J  Subclass:        TOP
  Origin xy:       (1550.00 1450.00)
8 c  }2 B7 P4 `# [" ?  Constraint:      Pad/Pad Direct Connect
2 ?  ?6 {4 s% E; a; m" F  x4 k& I6 b& l; S  Constraint Set:  DEFAULT
  Constraint Type: PHYSICAL CONSTRAINTS
; _+ z0 _2 z# U0 q% n  Constraint value: NOT_ALLOWED
  Actual value:     VIAS_PINS_ONLY
$ k  w! }% X& h3 j1 s8 \8 i  - - - - - - - - - - - - - - - - - - - -
+ S' a' K: G2 D9 W1 J7 b, f  Element type:    SYMBOL PIN
  Class:           PIN
+ m3 I! Z0 R  T% _: T+ b  PIN:          U15.49
6 R% P% [: ~7 \% [: L  pinuse:       GROUND
  location-xy:  (1578.90 1460.78)
4 u6 D) F* d+ f9 T! M  b/ r% n  part of net name:  GND

: f4 j$ p# a) k) u; _) V& W" T  - - - - - - - - - - - - - - - - - - - -
  Element type:    VIA
  Class:           VIA CLASS
) a4 G4 E! j4 }  ]- X: I& V# j3 K  origin-xy:    (1550.00 1450.00)
  p" b- k! f0 e& C4 Z  part of net name:  GND
9 J# d5 G, c3 F2 Q4 t  Connected lines:    1 ( BOTTOM )
7 q6 s3 F7 C9 {, F. }$ d" t  Connected pins:     1
" C: X( N4 i* J* u8 K# ]  Connected shapes:   2 ( GND02 GND06 )
0 k" G8 w* j9 r5 v# J8 K  padstack name:   VIA10-GEN
+ W! x& {$ g1 X# K$ Z  padstack defined from TOP to BOTTOM
  rotation:  0.000  degrees
  via is not mirrored
' X  R0 Z  B( W8 p  - - - - - - - - - - - - - - - - - - - -

轩辕浪

51video

没有使用盲孔啊
4 C0 b/ G) W, N, z
[ 本帖最后由 51video 于 2008-7-23 21:20 编辑 ]

deargds

先查一下DRC的属性。看是哪个CONSTRAINT的问题。有使用盲孔吗？