EDA365电子工程师网

标题: 把VIA放在pin下面，就会报错 [打印本页]
作者: 51video    时间: 2008-7-23 17:03
标题: 把VIA放在pin下面，就会报错
为什么我把VIA放在pin下面，就会报错呢？怎么解决啊？) r: O6 b" h  [$ }. N* h) O
; k+ B  r& ]7 d; _7 S' t" n
VIA上的Pin比较大
& A, K+ Z* h5 O6 {* @" @/ K. r& H% ~: j! b, N5 Q) p5 a% H
[ 本帖最后由 51video 于 2008-7-23 17:05 编辑 ]

TT.JPG (32.5 KB, 下载次数: 0)

TT.JPG
作者: deargds    时间: 2008-7-23 17:25
先查一下DRC的属性。看是哪个CONSTRAINT的问题。有使用盲孔吗？
作者: 51video    时间: 2008-7-23 21:19
没有使用盲孔啊( X" |; ]- O$ ?& R; d! e

) w$ d+ i- {- U8 ^5 t' W[ 本帖最后由 51video 于 2008-7-23 21:20 编辑 ]

asdf.JPG (78.59 KB, 下载次数: 0)

asdf.JPG
作者: 轩辕浪    时间: 2008-7-24 09:23
作者: 51video    时间: 2008-7-24 11:43
还是不行噢！7 Q4 b: F5 w! {' t

1 [' s. N5 ]+ m8 |& fLISTING: 1 element(s)5 p$ f* C) [; R
           < DRC ERROR >           / t% R- _, G% m2 ~4 e' R
  Class:           DRC ERROR CLASS
/ @5 T8 U  h/ c) f3 F- h  Subclass:        TOP
# V/ P2 P6 j. Q  Origin xy:       (1550.00 1450.00)8 f" o5 F, P9 Q4 B8 ?
  Constraint:      Pad/Pad Direct Connect
2 C7 `/ C' N* R5 G  Constraint Set:  DEFAULT
) I9 d8 Y+ Z6 I, J! P' \  Constraint Type: PHYSICAL CONSTRAINTS3 b9 v8 O" ~7 g" W9 I
  Constraint value: NOT_ALLOWED
7 u6 g" O6 e' ^3 d0 i' j  Actual value:     VIAS_PINS_ONLY
; s6 t4 f9 C! C$ j  m9 s- F  - - - - - - - - - - - - - - - - - - - -/ R- ^9 U5 Y5 v& L, B) B2 H/ b( }
  Element type:    SYMBOL PIN5 s; P! L+ L& Q, Z, ^8 V  W
  Class:           PIN; ?7 C1 g# d' M6 T8 P
  PIN:          U15.49/ S) I5 K% w! n, l
  pinuse:       GROUND, c; ]+ _# B4 A  O+ ?+ Q) A. K
  location-xy:  (1578.90 1460.78)
# J/ Z" C9 v0 G2 c' H  part of net name:  GND
) f0 u+ Q5 Q$ [) Z0 @
1 V$ y2 M0 Y0 O  P& a: h- _, p! A  - - - - - - - - - - - - - - - - - - - -
# M$ t1 F0 u2 w9 a* T) j2 t: M/ ^  Element type:    VIA
9 U* T( g# d, e  Q6 ]; B' a  Class:           VIA CLASS9 E9 V+ n% s$ Z9 P& n0 n; N
  origin-xy:    (1550.00 1450.00) ) M) \( s/ h& g& X+ h
  part of net name:  GND- z9 Z* R& C3 Z8 ?; {3 A0 V
  Connected lines:    1 ( BOTTOM )
+ d1 S0 m4 O0 @0 F8 ~( c  Connected pins:     1
; c: j$ \! C5 A8 @- t  Connected shapes:   2 ( GND02 GND06 )
; e+ b2 k- ?* f" j. X6 Z  padstack name:   VIA10-GEN
. M+ w1 W, W. `' E& s1 z  padstack defined from TOP to BOTTOM
% g6 t& t7 Z) g4 l- u; O  p( e3 d  rotation:  0.000  degrees
2 a- X5 p% A. |, e  J0 n  via is not mirrored9 q( f. I' n1 F9 ]/ o  w/ W2 K
  - - - - - - - - - - - - - - - - - - - -
作者: dingtianlidi    时间: 2008-7-24 11:57
+ _5 a8 C" m- l% J* t& S9 n" e
看是不是这里的问题
7 {' R3 A0 t* W! u把Same net drc这个选项选取择off
1 h; D& z) L. k. F# p9 w% u试试
作者: kxx27    时间: 2008-7-24 12:23
提示: 作者被禁止或删除 内容自动屏蔽
作者: ade-0902    时间: 2008-7-24 13:56
原帖由 dingtianlidi 于 2008-7-24 11:57 发表
( }4 q, E8 y  {5 F+ M3 y, r9 ]9635
3 F" t0 w7 M# B4 U( X6 Z( h看是不是这里的问题
0 p; d  `+ x! d把Same net drc这个选项选取择off
% V+ N0 J, h. O  d试试

$ N' K! @2 Q1 u0 Z3 b! l有點懷疑你的權威啊﹐7 S# ?: m; z. ^0 Q8 N! s* G
解決此問題﹕  1.首先看drc報告﹕
( Y* P$ D' J/ B) }' O% y% {1 r* MConstraint:      Pad/Pad Direct Connect' _0 T7 E$ a8 `
Constraint Set:   DEFAULT
4 H! k7 R  B$ d0 Z+ V; k" CConstraint Type: PHYSICAL CONSTRAINTS      
4 t. v5 c; h- ]由此三項我們就應該知道你放的VIA在PIN上違背了physical line/via rule中 DEFAULT中的Pad/Pad Direct Connect 的規則.也就是如果要在pin 上放via的話﹐需修改與此相關的規則。
& K6 n9 `8 x' V) U, U2.再看出
) H, x# L. [$ [  Constraint value: NOT_ALLOWED; X- n/ U% V4 ]0 [* u. b% E6 J
  Actual value:     VIAS_PINS_ONLY
2 V0 Y$ P' ~' f' N) M就應該知道是規則里Pad/Pad Direct Connect設置為了NOT_ALLOWED﹐而你卻要在pin上放via,所以應該把此項NOT_ALLOWED改為pin/via allowed或all allowed/ T( h4 U4 O0 B! N
2 S8 j, a) \* {7 X
) }! ]5 j1 u5 R* G1 j7 E
9 x$ }5 v% }4 E3 ~
補充一點﹕希望各位以此來學會看report
0 F/ E$ |( E3 g! u  [, ~- E6 f8 s5 S9 T8 U
[ 本帖最后由 ade-0902 于 2008-7-24 14:02 编辑 ]
作者: 51video    时间: 2008-7-24 14:44
楼上正解，希望各位会看、看好report
作者: adwordslai    时间: 2008-7-24 15:32
如果是同一颗零件上的可以不管它，很多时候drc是没办法完全消除的
作者: ade-0902    时间: 2008-7-24 16:50
對于樓上的說法﹐不敢苟同!4 r1 q. ]# d! V% j! Q
DRC錯誤﹐就是你在layout時做了違背規則（當然由你設定﹐或默認--(但可修改））﹐只要你去修改﹐相信drc一定可消除﹗
3 h. ]: D7 q( \# y" \8 K4 N當然﹐為了省時省力有些DRC就不必管它------因為自己的板子知道那些DRC根本就不必管﹕如壘放在一起但只有用其中一個的兩元件3 {+ [! Y* l5 v6 t. Z
（一大一小﹐功能相同）會報元件太近的drc。但此錯誤應該知道﹐但沒必要去消除此drc.
作者: zfqyww    时间: 2008-8-4 21:55
标题: df
楼住说的是散热盘,当然会报错,不要理会!
作者: caobolxq    时间: 2012-7-18 09:22
不错   谢谢楼主



欢迎光临 EDA365电子工程师网 (http://bbs.elecnest.cn/) Powered by Discuz! X3.2