前几天看了一个ddr的pcb布线，感觉很不规范，不过居然是厂家推荐的

matice

1 没有匹配
- q+ S6 d, k0 |# i0 `; G' ~& z2 没有严格差分
" o$ @. ?) w7 U; o3 没有严格等长，没有蛇形线。
; S& v; z: j! ]* o: f: n& T5 n4 菊花链拓扑
, j; A( ~7 r6 {% N5 `4 N( p$ S
还是处理器的厂家给的参考布线，大家讨论一下，这也行吗？

Happysheep224

唔。。。学习了。那么什么样的速度需要做到很规范的布线呢？

dzwinner

你们都想多了，楼主所说的应该就是传说中的DEMO板吧？里面的设计的确是够用就好的，所以很多数据线不等长，特别是地址线拓扑结构都不统一，我们在设计的时候最好不要照搬。特别是那种使用条件比较严格的产品，比如车载，军用设备，仪器等等。

terryadsl

唔。。。其实我觉得画板也是如此。。。。要知道原理后形成自己的规范才是最重要的！！！！！虽然我还在不断的接收原理当中！！！

xiang

我现在也做这样的案子，各种芯片的要求不一样吧
5 o1 b+ X% G) I) s2 G- l! s2 d
8 r' s$ \$ @; ^) Q

xiang

我现在也做这样的案子，各种芯片的要求不一样吧
) f/ s8 P: |9 c

VooV

1 没有匹配
2 没有严格差分
' K* G- Q- ?+ B& `' m* B5 s# ]3 没有严格等长，没有蛇形线。
4 菊花链拓扑
6 k! q/ `; u  m9 w# K- |$ @
% q, l: [1 @* k& M9 X( }' `; v9 \还是处理器的厂家给的参考布线，大家讨论一下，这也行吗？
matice 发表于 2008-6-4 10:22

, \, e7 j5 Q6 h5 `9 W! i$ `6 T1. ddr有on die termination，如果芯片可以容忍阻抗不匹配造成的反射，没必要在板上做匹配
0 ?  G5 A+ p' _  r; z8 q8 I2.松耦合没问题
$ |' l- ]- p$ j* n( O0 \9 E8 G7 T5 z8 r3.完全没必要等长
! w6 s+ a, f) b4 V* ?; ]0 X4.完全可以用

cindy0924

进来学习的，呵呵

shuiyu123

5# cmos
( x1 L& Q, q7 |* e* e说的在理也！！！！！

mig29h

要不楼主可以看看freescale提供的资料

duanjian205

21# routon

# G; d( U& B1 _作了阻抗匹配成本就上去了，请问如果只用等长线，而不考虑阻抗匹配，对120MHz的DDR会有多大的影响？

duanjian205

作了阻抗匹配成本就上去了，请问如果只用等长线，而不考虑阻抗匹配，对120MHz的DDR会有多大的影响？

mxic

规范不是一成不变的，技术的更新规范也会随之更新

routon

成本和等长有什么关系？为了省几个匹配电阻的钱？也可用等长把匹配电阻做掉，但不意味着不做等长阿。
cmos 发表于 2008-6-13 10:28

( p5 {' W- s4 S做了阻抗控制，PCB制板成本就上去了。

wesnly

我是来学习的