请教 关于数字信号延迟和逻辑门

cloudy19880824

各位好，
$ z; w. f' c' m' R每当遇到一些拿不准的问题，就习惯性的发到这里和大家探讨一下：
0 Z. d2 h! D8 [/ I, ]- ~& I我现在有一个脉宽只有2ns的脉冲，要把它反向，常规的非门输入到输出的延迟就有2.8ns以上，请问这种情况还能用非门给这个2ns的脉冲做反向吗？非门会把上升沿和下降沿都延迟2.8ns还是可能会探测不到这么窄的脉冲？非门的型号暂时定为SN74ALVC04。
$ [4 E- [6 _  s

duzz

狗版主的狗粮，一撒一大把啊

cloudy19880824

hefuzhang 发表于 2017-6-19 23:50
楼主可以考虑考虑告诉运放，通过高速运放反向

嗯，是个办法，谢啦
/ w* X0 M' z! v+ A/ s, U+ D

cloudy19880824

超級狗 发表于 2017-6-21 23:02
ECL Logic Gate 有 Single-End 的啦！

; V' C6 U6 Q  D0 G; P" }太感谢版主的支持了！我把板上留个选项试一下
8 r  B  S$ g) n" K, t! S

超級狗

ECL Logic Gate 有 Single-End 的啦！

: U9 d9 f2 U7 u$ I2 C

超級狗

開卷有益
; m& G' s  J& B: e

超級狗

啊哈～
) V& C! `3 x9 l
) Q% }5 r0 U7 VECL 2-Input Differential XOR/NXOR Gate MC10EP08-D
! d1 a: `" f: z9 q; J1 h+ V  v
不過你的訊號源要怎麼搞成這樣咧～？？？
% ~% J" i* Y* t1 z$ R) b

/ Q( o5 U* t9 Z: }2 O2 A

超級狗

樓主這個疑慮是應該存在的。多年前一位同事用 74HC04 設計一個 66MHz 有源晶振電路，結果根本不會動作。
4 t; o9 \9 p6 H* P9 O$ ]7 K
. V5 E, f. r  D1 C後來發現傳統 CMOS 邏輯閘的延遲時間約為 25ns，換算成頻率只到 40MHz，改成 74AHC04 就會動了。

hefuzhang

楼主可以考虑考虑告诉运放，通过高速运放反向

dqwuf2008

我觉得跟延迟没关系，会不会把2NS信号吃掉得看芯片处理信号频率的最大值

江门彦祖

坐等高手解释