温补晶振 削峰正弦波输出怎么转换？

hao2012

请教熟悉晶振的大侠，在选 一种温补晶振FPGA 用，但是看到大部分输出格式都是削峰正弦波的，CMOS 的很少而且几乎都没货，想请都如果是削峰输出的要怎样才能转为FPGA可以直接用的？50M 左右的频率，谢谢~
! _* y7 d0 w# x6 s

超級狗

hao2012 发表于 2017-3-4 15:50
& P3 D2 h& w0 ?狗大，看了那个TI的clk buffer CDC3RL02，里面没有明确说两路输出没有相位差啊？这种结构的buffer都是同 ...

% x/ v+ \1 r: ]( s' [' X是喔～你一開始也只問「温补晶振 削峰正弦波输出怎么转换」。

1 ?+ B4 e1 h1 @5 p/ \7 [# v

; w: M4 h* \4 A6 \* O無相位差只是供應商宣傳的手法啦！通常低於 ns 級以下（ps 級）的相位差，就會被宣稱為無相位差。
% l- Y/ F  v. U( d! ]5 k; s3 C
我不知道樓主想做什麼應用，乾脆給你幾本寶典自已選好了！
$ h" n. t# r1 U

, @8 c7 F8 g: v. ^: A0 R

; n$ y" H/ K2 N

超級狗

hao2012 发表于 2017-3-1 09:13
& K$ G# T9 F. x, s, ~! p) P谢谢版主回答这么仔细。狗大还有一个问题：这些用反相器的电路不知道能不能引入误差啊？晶振本来稳定度很 ...

% y( ~* j7 I4 i2 b. W( VCMOS 邏輯閘引入 Phase Noise 和 Jitter 應該是在所難免，用方案四吧！
" L% d+ J5 L# T  Z7 a! r8 W
至少他們有保障雞皮噎死（GPS）的應用無虞，這是 2.5ppm 以下的精準度。
# H. g# V! f% w5 ]  J$ K* E

hao2012

超級狗 发表于 2017-2-28 11:34
方法四︰
有一種叫 Clock Buffer 的哀西，這種哀西很多，Cypress 和 SiliconLabs 好像也有。

5 Z' L+ P1 r, t! J. C* S. k2 t+ z狗大，看了那个TI的clk buffer CDC3RL02，里面没有明确说两路输出没有相位差啊？这种结构的buffer都是同相位的吗？

理工YZ

版主牛逼啊！

soswelcome

谢谢

clp783

此乃神人，鉴定完毕。

hao2012

超級狗 发表于 2017-3-4 17:24
Timing Solution Comparison

谢谢版主，您的回答太有帮助了
3 p( R* q) U/ e$ Y% H

超級狗

Timing Solution Comparison
6 O: S3 O" o8 a  f$ @
& k, T$ M( j  ]. L

超級狗

SiliconLabs Timing Solution Selection Guide

超級狗

SiliconLabs White Paper - Choosing the Optimal Internal or External Clocking Solution for FPGA-Based Designs
- }* Z$ z) [! _' e% q
8 ?8 N" y$ m6 q

KERYHE

好东西，谢谢，学习了

超級狗

IDT Ultra Low Jitter Single-Ended Clock Buffer

6 o: W" r+ G4 m: s; a2 K! M& f看起來也不錯！

超級狗

Isotemp TCXO for Xilinx Stratum III
# Z3 Y" O: D* Z
) F( O% }0 F1 U$ @9 m8 G

超級狗

SEIKO/EPSON TCXO for Xilinx Stratum III
4 R' z+ o" E) e0 W% E
5 T  S9 S9 g6 |" O