sip 的cadence allegro sip、apd中原理图怎么设计

neky

sip 的cadence  allegro sip、apd中原理图怎么设计
: u9 _- x/ d, ?' N2 [; w用什么设计
1 V7 t: ^5 m8 K; f请那位大侠给指点一下
$ U0 S/ O5 c6 T0 m& ~5 U非常感谢！！！！
+ e" m6 ]' k$ F' D8 J
1 B, b) k' c; D4 @9 V' y8 r

denny_9

die, 与SIP的中对外器件 单独看做一个器件即可，原理图中把这些器件对应起来就可以了。
  B2 y' G0 t. q- C8 f9 p还有简单的 一般不需要原理图。

pjh02032121

锤子米啊 发表于 2016-10-21 11:18
问两个问题：1‘ 原理图的器件和我们所做的die的package symbol是如何关联的？我看了你写的那本书，感觉 ...

6 }0 e( e8 C2 I& v7 i  g9 k可以直接原理图里做个封装，也可以直接生成，看你怎样方便就怎么办，不拘形式。
7 d/ H3 }+ I. @$ ~

锤子米啊

pjh02032121 发表于 2015-9-30 16:16
0 L# k0 u; P# N1 k. r) i3 y跟PCB的原理图一样

* j* o6 {" f' x问两个问题：1‘ 原理图的器件和我们所做的die的package symbol是如何关联的？我看了你写的那本书，感觉这个问题还是不甚明朗。毕竟wb是从die上出来的；
2、sip作为一个器件对外，设计的时候肯定有脚是悬空作为外部连接的，这个时候在原理图上是怎么处理的呢？
5 q; x  \8 k# `. a3 A7 S" c谢谢灯大师

pjh02032121

跟PCB的原理图一样