DRC Broken-Net Constraint告警

aegeus

Altium 15.0版本将PCB导出成4.0格式，然后在protel 99se中导入，做DRC，出现128个Broken-Net Constraint告警（在Altium工程中DRC正确），有人遇到过这种问题吗？
我的PCB中有两个内电层，做了内电层分割，是不是导入protel会出问题？
  d$ H6 \" t- Q' ~* B4 {

2 X  e, e+ k' A, _' l3 G
/ I) E2 \; c) {, [# y

hq5714

AD和99SE中的负片层定义是不一样的，直接转过去有冲突。就像这两个版本的铺铜一样，定义也是不一样的。

海盗船长

AD负片层转到protel版本时会变的，自然就会报开路了，重新划分一下。

ruanshuyong

在AD里，孔在平面层的分割线上不报错，但是protel中via在分割线上会有警告错误。

jimmy

主要是split planes层出问题，电源层的分割出 问题。

AD里面是用2D线分割的吧？