DRC Broken-Net Constraint告警

查看数: 413 | 评论数: 4 | 收藏 0

关灯 | 提示：支持键盘翻页<-左右->

发布时间: 2015-6-12 17:21

Altium 15.0版本将PCB导出成4.0格式，然后在protel 99se中导入，做DRC，出现128个Broken-Net Constraint告警（在Altium工程中DRC正确），有人遇到过这种问题吗？ 4 u1 n6 }* l; {/ i我的PCB中有两个内电层，做了内 ...

hq5714 发表于 2015-8-7 13:45

AD和99SE中的负片层定义是不一样的，直接转过去有冲突。就像这两个版本的铺铜一样，定义也是不一样的。

海盗船长 发表于 2015-6-22 17:24

AD负片层转到protel版本时会变的，自然就会报开路了，重新划分一下。

ruanshuyong 发表于 2015-6-15 13:22

在AD里，孔在平面层的分割线上不报错，但是protel中via在分割线上会有警告错误。

jimmy 发表于 2015-6-15 13:18

主要是split planes层出问题，电源层的分割出问题。

AD里面是用2D线分割的吧？

相约鹏城|11.15-19高交会X慕尼黑华南电子展X华南电路板博览会X半导体显示展: 高交会 - 智能制造、慕尼黑华南电子展、慕尼黑华南电子生产设备展、华南先进激光及加工应用技术展览会、华南电路板国际贸易采购博览会、机器视觉展暨机器视觉技术及工业应用研讨会，将于2022年11月15日-17日在深圳国际会展中心（宝安新馆）举办，展会立足粤港澳大湾区，辐射华南、西南及东南亚市场，为经济复苏献力。

GMT+8, 2025-2-24 05:49 , Processed in 0.059047 second(s), 36 queries , Gzip On.

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

		自动登录	找回密码
密码			注册

回复