找回密码
 注册

QQ登录

只需一步,快速开始

扫一扫,访问微社区

巢课
电巢直播8月计划
查看: 458|回复: 4
打印 上一主题 下一主题

sip 的cadence allegro sip、apd中原理图怎么设计

[复制链接]

36

主题

125

帖子

480

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
480
跳转到指定楼层
1#
发表于 2015-9-28 18:57 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您!

您需要 登录 才可以下载或查看,没有帐号?注册

x
sip 的cadence  allegro sip、apd中原理图怎么设计) `3 X+ ~( ^8 w: Q+ q
用什么设计
9 B* P2 O, x, |; ]% y+ H7 Z请那位大侠给指点一下3 T7 w: Q1 K% a1 @" I4 N9 @
非常感谢!!!!
- @: c) ~, C7 E6 p6 i( V% g3 ]* _$ x
分享到:  QQ好友和群QQ好友和群 QQ空间QQ空间 腾讯微博腾讯微博 腾讯朋友腾讯朋友 微信微信
收藏收藏 支持!支持! 反对!反对!

116

主题

563

帖子

7196

积分

EDA365版主(50)

Rank: 5

积分
7196
2#
发表于 2015-9-30 16:16 来自手机 | 只看该作者
跟PCB的原理图一样

点评

问两个问题:1‘ 原理图的器件和我们所做的die的package symbol是如何关联的?我看了你写的那本书,感觉这个问题还是不甚明朗。毕竟wb是从die上出来的; 2、sip作为一个器件对外,设计的时候肯定有脚是悬空作为外部  详情 回复 发表于 2016-10-21 11:18

1

主题

22

帖子

125

积分

二级会员(20)

Rank: 2Rank: 2

积分
125
3#
发表于 2016-10-21 11:18 | 只看该作者
pjh02032121 发表于 2015-9-30 16:16( b0 j; T. A. e  ]; ^/ S* h
跟PCB的原理图一样
/ u7 Y. W2 @  T# [
问两个问题:1‘ 原理图的器件和我们所做的die的package symbol是如何关联的?我看了你写的那本书,感觉这个问题还是不甚明朗。毕竟wb是从die上出来的;7 G& G) z, w( Z  z0 f9 t
2、sip作为一个器件对外,设计的时候肯定有脚是悬空作为外部连接的,这个时候在原理图上是怎么处理的呢?
# X! J. [+ n% A2 y/ A; ]谢谢灯大师
4 N3 s5 g& a8 Z4 E6 Q$ ~6 B

点评

可以直接原理图里做个封装,也可以直接生成,看你怎样方便就怎么办,不拘形式。  详情 回复 发表于 2016-11-1 19:03

116

主题

563

帖子

7196

积分

EDA365版主(50)

Rank: 5

积分
7196
4#
发表于 2016-11-1 19:03 | 只看该作者
锤子米啊 发表于 2016-10-21 11:18
( Z* Q0 y0 ]/ n3 x0 Z, q$ @. P" }1 ~& o$ D问两个问题:1‘ 原理图的器件和我们所做的die的package symbol是如何关联的?我看了你写的那本书,感觉 ...
5 D' i& f  j- z9 Q8 i& d! ~- ^/ N& [
可以直接原理图里做个封装,也可以直接生成,看你怎样方便就怎么办,不拘形式。
+ e  |. y7 g) {5 P' n) z4 B: [- ?
IC封装设计

10

主题

273

帖子

294

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
294
5#
发表于 2017-3-21 13:32 | 只看该作者
die, 与SIP的中对外器件 单独看做一个器件即可,原理图中把这些器件对应起来就可以了。  ?/ K; x( G  j3 M# ~& [4 }. f
还有简单的 一般不需要原理图。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

巢课

技术风云榜

关于我们|手机版|EDA365 ( 粤ICP备18020198号 )

GMT+8, 2024-9-21 00:33 , Processed in 0.091076 second(s), 32 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表