PADS成功转Allegro步骤，有图有真相。。。（原创）

hui_hui0228 · 发表于 2013-8-1 10:18

EDA365欢迎您！

您需要登录才可以下载或查看，没有帐号？注册

x

本帖最后由紫菁于 2017-10-25 10:15 编辑

若你是用allegro画板，但是正好有相同的模块或者设计是pads格式的，，那么你会想，要是pads可以成功转换成allegro，那我就可以直接用这个已经画好的模块或者这个全部的设计了。。那我就不用重lay了。。是不是，是不是。。
对，没错，坑爹的我就遇到了这个问题。。
我现在用的是allegro画MTK平台的板子，，但是呢，，每个新的平台MTK都会给我们相应的参考设计，尤其是Flash那块。对，没错，就是pads格式的。。
在没有研究成功的时候，，我都是对着MTK的设计在那自己lay flash，但是呢，公司要求还要仿真。经常是自己lay的到MTK那不给仿，说是要严格按照他的设计来。。这就逼着我不得不copy他们的。。。
于是乎，在芯片厂家的指导下，外加自己精心研究下。。。于是乎，，对，没错，，就成功了。。

论坛看了很多pads转allegro的，，有的是没成功，有的是成功了不能用的。。看不下去了。。。于是乎，分享我的经验。。。
再说一下，直接转入的时候就完全可以用，那是不可能的。。。有很多细节的地方，要处理好。。。
对了，觉得靠谱的话，可以给我加点分哦。。我不会嫌弃滴。。。。{:soso_e113:}
好了，不多说了，上附件。。。。原创哦。。。

游客，如果您要查看本帖隐藏内容请回复

mingtiandejiyi · 发表于 2013-11-18 15:31

我的还是不行呢，好多的帖子都试过了，一直出现
Translating E:/SPB16.3/Allegro/temp/project/S713OBX_SUBFPC/11.asc.
Using translator version @(#)$CDS: pads_in.exe v16-3-85D 11/3/2009 Copyr 2009 CADENCE DESIGN SYSTEMS.
Reading PADS ASCII file header.
Version = PowerPCB4.0
Route Layers = 2
Units = METRIC
Hatch mode = Vertical / Horizontal
Hatch grid = 0.100000, angle = 0.000000, anti-pad spacing = 0.000008
Initializing new database.
Creating layers.
Reading PADS ASCII file body.
*MISC*
*MISC*
Information: CSet 1_5_6 renamed to DEFAULT

Warning: Allegro doesn't support default electrical CSets.
*MISC*
*MISC*
*MISC*
LZ帮忙看一下什么问题呢？

08181001 · 发表于 2015-12-8 23:29

导不出，求解
使用低于 PADS Layout v9.4 版本的格式导出 ASCII 时，跳过关联网络参数。
"标签”图片位于层 Top 的 (-45.58296, -70.38294) 旁(图形名称:BGA636_1，ID: 8)
不受为导出选定的格式支持: 不支持的对象类型。
图片已跳过。
"标签”图片位于层 <所有层> 的 (-45.58296, -70.38294) 旁(图形名称:BGA636_1，ID: 8)
不受为导出选定的格式支持: 不支持的对象类型。
图片已跳过。
使用低于 PADS Layout v9.4 版本的格式导出 ASCII 时，跳过关联网络对象。
使用低于 PADS Layout v9.4 版本的格式导出 ASCII 时，跳过匹配长度组关联网络。

lcgoneone · 发表于 2015-8-4 13:54

Translating D:/My Documents/sj_pxa0382cs9.asc.
Using translator version @(#)$CDS: pads_in.exe v16-3-85D 11/3/2009 Copyr 2009 CADENCE DESIGN SYSTEMS.
Reading PADS ASCII file header.
Version = PowerPCB2005.0
Route Layers = 6
Units = MILS
Hatch mode = Vertical / Horizontal
Hatch grid = 10.000000, angle = 0.000000, anti-pad spacing = 0.000315
Initializing new database.
Creating layers.
Reading PADS ASCII file body.
*MISC*
*MISC*

daicy · 发表于 2013-8-1 10:34

下来看看先..........

lchpcb · 发表于 2013-8-2 10:34

学习！学习！

chenxhunter · 发表于 2013-8-2 15:58

值得学习！！！感谢分享！

sallyhuang · 发表于 2013-8-6 13:17

多谢LZ分享，

duttway · 发表于 2013-8-7 13:11

Cadence 16.3 版本已经测试完，可以转成功，不过你的文件存放路径要全英文，不能有特殊字符或者是中文。

:lol:lol:lol:lol感谢楼主

qooop · 发表于 2013-8-7 13:33

支持原创谢谢楼主无私分享

hui_hui0228 · 发表于 2013-8-7 14:07

duttway 发表于 2013-8-7 13:11 ! B$ L$ m% O9 \; W7 s6 {9 k
Cadence 16.3 版本已经测试完，可以转成功，不过你的文件存放路径要全英文，不能有特殊字符或者是中文。
4 v- o0 U' n" h3 A8 ]- F ...

这个大家都知道的好吧，，，路劲不能有中文，这个不用强调了。

duttway · 发表于 2013-8-7 14:15

hui_hui0228 发表于 2013-8-7 14:07
; D8 d' ^) ^& P/ L' F这个大家都知道的好吧，，，路劲不能有中文，这个不用强调了。

新手，不懂。我现在转了1小时了，还在转的状态。

hui_hui0228 · 发表于 2013-8-7 16:29

duttway 发表于 2013-8-7 14:15 9 ?) W; E6 ]1 r; w
新手，不懂。我现在转了1小时了，还在转的状态。

转了一个小时，，，，那就是有问题了啊。。肯定是你哪一步错了，，。转的过程很快，但是从这个brd考到另一个brd的速度很慢。

ouyanglianbing · 发表于 2013-8-9 09:46

是可以转过来，但是转过来的元件属性值没有了，如10K电阻、0.1UF的电容等，就都没有元件值了，又不能增加进去。转过来还是有漏洞，望版主再研究下是什么原因造成的？ASC文件中是有元件值的。

小懒懒 · 发表于 2013-8-11 10:21

之前试过不少方法都不行，有机会可以试试lz的方法

zhongyiwaiting · 发表于 2013-8-12 16:35

本帖最后由 zhongyiwaiting 于 2013-8-12 16:37 编辑

封装是否也要替换为我司设计中所用Symbol?
或者也要先把PADS的库导为allegro的Symbol,再导入PCB文件?
请LZ详解,谢谢!

hui_hui0228 · 发表于 2013-8-13 10:45

zhongyiwaiting 发表于 2013-8-12 16:35 5 Q% A, _) ]0 Y" l: k4 e H
封装是否也要替换为我司设计中所用Symbol?
+ x% W' ~6 _' O! N* S或者也要先把PADS的库导为allegro的Symbol,再导入PCB文件?
2 F2 O+ E; r) t" a5 @请L ...

不需要，只要按我上面的步骤来，成功的话封装都是可以导进来的。。不需要另存。

hui_hui0228 · 发表于 2013-8-13 10:46

ouyanglianbing 发表于 2013-8-9 09:46
7 i* u& j% E$ S* T是可以转过来，但是转过来的元件属性值没有了，如10K电阻、0.1UF的电容等，就都没有元件值了，又不能增加进 ...

这个元件值好像BRD里面本来就不会显示吧。。要看元件值还是要看原理图的吧。

		自动登录	找回密码
密码			注册

PADS成功转Allegro步骤，有图有真相。。。（原创）

EDA365欢迎您！

点评

点评

点评

点评

推荐内容 /1