|
|
1 第1章 常用封装简介 6$ O' l; G- W1 ]; h
1.1 封装 6
$ D+ f6 y9 P) i1.2 封装级别的定义 6) h, \* N9 p, c! i% Y
1.3 封装的发展趋势简介 6
; a* m9 @* N1 r+ a2 Y: S! a2 x1.4 常见封装类型介绍 98 P {! M$ S" U1 z" S2 u
1.4.1 TO （Transistor Outline） 93 f' v# n1 z, d1 D7 e
1.4.2 DIP (Dual In line Package) 9& L1 c5 I; [6 U
1.4.3 SOP（Small Out-Line Package）/ SOJ（ Small Out-Line J-Lead Package） 10* }6 W3 \3 T$ k. _
1.4.4 PLCC (Plastic Leaded Chip Carrier) 111 \- O3 I. R# W5 v/ O9 ]
1.4.5 QFP（Quad Flat Package） 11/ r- Y5 K/ c: b0 v: [7 \) C5 O
1.4.6 QFN(Quad Flat No-lead)/LCCC(Leadless Ceramic Chip Carrier) 161 V, y+ E& ]0 G) e1 s
1.4.7 Lead Frame进化图 17+ B) f1 A( J8 Z0 d4 P
1.4.8 PGA(Pin Grid Array Package) 17
5 d! K- N3 L- Z C* y7 N q* [1.4.9 LGA (LAND GRID ARRAY) 18
0 {% Y- T; j( C0 l9 B g h- W/ [1.4.10 BGA(Ball Grid Array Package) 18% b; }7 w. n5 w! R+ x1 H' b
1.4.11 T BGA (Tape Ball Grid Array Package) 198 g& N$ d1 \7 O. t9 v. m& M# f
1.4.12 PBGA (Plastic Ball Grid Array Package) 20
, Z$ F9 A, P/ b9 `7 S( [1.4.13 CSP Chip Scale/Size Package)/ FBGA (Fine Pitch BGA) 21
2 F' h" K) i. c1.4.14 FC-PBGA(Flip-Chip Plastic Ball Grid Array) 22, f, _2 F9 N! v! R( h
1.4.15 WLCSP（Wafer-Level Chip Scale Packaging Technology） 23' c0 d& x9 X( g0 |, {8 ]+ B, R
1.4.16 MCM(Multi-Chip Module) 25- X0 A( k! u; G3 A
1.4.17 SIP（System In Package） 26% K. m' s C( d" x' l, T; o
1.4.18 SOC 27- g4 h* d& K" a$ c; q( ~# h
1.4.19 PIP（Package In Package） 30
1 P- X$ r( F& s# O) m# Z; a1.4.20 POP(Package On Package) 306 Z. N B/ v& ?4 L9 K5 v4 C; H
1.4.21 TSV (Through Silicon Via) 32
7 y/ `* a; M# c7 p- m1.5 封装介绍总结： 34
' p1 f: I4 Z3 R, o3 l1 第2章Wirebond介绍 5; l3 }" {4 d$ d( f6 L
1.1 Wire bond 特点(成熟，工艺，价格） 5 Q9 r0 {2 l$ j. b2 F( `9 A
1.2 Wribond的操作过程(每步骤有图) 8
1 k* e C3 ]* E& \" k1 U2 f1.3 哪些封装适合于使用Wire bonding工艺 12. u, \+ ~2 L0 v3 j; e3 L4 p9 E
1.4 Wire bonder机器介绍 142 c2 j$ h7 m& ]* f& r8 w
1 第3章 LEAD FRAME QFP封装设计 6
: W( @# }' X3 d' H7 a3 L: K1.1 QFP Lead Frame介绍 6$ |' C3 q- D( h2 f
1.2 Lead frame 材料介绍 8
$ r9 j c- c! d2 O/ ~! l+ i& I1.3 Lead frame design rule 8/ N/ n# W- W) R
1.4 QFP Lead Frame 设计方法 108 S1 Q# ?" A& A: a/ F( y; t0 j
1.5 Wire Bonding设计过程（以autocad为例） 17' f' G% g% ^7 R. t3 }2 J% o
1.6 Lead frame Molding过程 22) k+ g8 D6 p5 P" Z" s- N0 F& o/ g
1.7 QFP Punch成型 (整块没Punch lead frame的图) 24$ D& V3 L a$ t f+ L- C
1.8 常用Molding材料的一些介绍 26- h* G/ i" M( n& K$ s" s
1.9 QFP lead frame生产加工流程 28
6 b0 T" s7 m, s5 p$ o
7 l8 P2 J4 q8 B& g第4章 PBGA封装设计 7* |8 h4 \$ x# H7 {. q$ T
1 WB_PBGA 设计过程 7
0 ?2 z' X# `3 j1.1 新建.mcm设计文件 7. F2 w0 T# [* N* n8 @7 ~/ x
1.2 导入芯片文件 8
" b; |4 E9 S. k) g6 p$ Z R1.3 生成BGA的footprint 13
+ t F' K3 h7 K1 \4 H1.4 编辑BGA的footprint 17+ v, T0 P/ s# u, ~# l7 K5 z6 m, Y
1.5 设置叠层Cross-Section 20# d' X5 F# T, c5 N. i. f7 k3 K
1.6 设置nets颜色 21
9 P1 y) r A, A8 Q7 Z& C1.7 定义差分对 22
$ X5 q/ |* t' B/ P/ r5 _6 L8 N1.8 标识电源网络 23
7 T: b: i7 C5 N, Q: I9 j1.9 定义电源/地环 242 f, r# C7 p* G* [3 H
1.10 设置wire bond导向线WB_GUIDE_LINE 27) D. [7 M9 c3 W
1.11 设置wire bond 参数 308 q0 ~. G" Q7 I1 i
1.12 添加金线 wirebond add 34; R$ m/ w' \+ |: E/ G. t8 d
1.13 编辑bonding wire 36
+ ?" u7 l7 M+ ~1.14 BGA附网络assign nets 387 d1 v9 o9 u" o1 ^
1.15 网络交换Pin swap 42* |1 N; N* ]6 @6 a! A
1.16 创建过孔 44, l: l( o8 n. K$ j1 G. }
1.17 定义设计规则 46# O/ F$ h9 O# Q8 I, J$ a7 o$ a
1.18 基板布线layout 49
7 X1 y5 t( S' J, V+ F9 h- t1.19 铺电源\地平面power/ground plane 51, `4 c2 s/ z# _1 U8 B9 m
1.20 调整关键信号布线diff 531 U: n4 N9 ]- m/ z8 V
1.21 添加Molding gate和DA fiducial mark 56
; P4 k, s* Y( \1.22 添加电镀线plating bar 58# t, i) G% q3 d
1.23 添加放气孔degas void 62
# p' f1 H/ n U1.24 创建阻焊开窗creating solder mask 64
; E) R( L: `' z- ?2 a5 c1.25 最终检查check 67% ^' @/ K, b& S5 [
1.26 出制造文件gerber 68$ V& q. `& W( o$ f
1.27 制造文件检查gerber check 72
6 [1 K7 F }) G/ |' b2 r- o1.28 基板加工文件 74
; k' N3 I% N/ D6 c) r( G1.29 封装加工文件 75
; w; u6 m, l* N/ z! L# a( B
$ m2 z2 z7 `) {+ a7 Y1 第7章 pbga assembly process 7
- H' _6 m6 m0 p# q; N; o3 V. j1.1 Wafer Grinding(晶圆研磨) 7' ?( U6 r4 O5 s, P: D7 A
1.2 Wafer Sawing(晶圆切割) 9
$ b+ ?/ I6 a$ v& p# X1.2.1 Wafer Mounting(晶圆贴片) 10
7 K6 T9 H" @* Q1 Z1.2.2 Wafer Sawing(晶圆切割) 10, m; c5 i4 L% e8 R2 F2 v5 V
1.2.3 UV Illumination(紫外光照射) 11
2 m3 A/ \4 M5 l: F1.3 Substrate Pre-bake(基板预烘烤) 11
8 G7 X3 ?$ e: P9 E1.4 Die Attach(芯片贴装) 12+ I! W- W& ^" N4 ]3 p6 ~% o
1.5 Epoxy Cure(银胶烘烤) 14
* ?' k" ?3 K5 E: S6 T1.6 Plasma Clean (电浆清洗Before WB) 14
3 |1 |' w3 i' N( u* X$ V$ T5 F& j4 L8 U1.7 Wire Bond(金丝球焊) 15
2 y9 W6 G+ m. t# K6 ^- d) [+ H1.8 Plasma Clean (电浆清洗Before Molding) 178 F" l2 P; z# a' w
1.9 Molding(塑封) 18
# r& Z. }+ p: E4 a1.10 Post Mold Cure (塑封后烘烤) 19
`# P: @) y% _1.11 Marking(打印) 20) P# M6 J, y4 Z* _
1.12 Ball Mount(置球) 227 x4 }5 e- E% g; z+ t* b- ^
1.13 Singulation(切单) 22
' i% b8 s8 `; G. d1.14 Inspection(检查) 23
( ^6 z9 _& ^: r1.15 Testing(测试) 24
6 k9 j- F5 S+ v1.16 Packaging & Shipping(包装出货) 25* C& G, X+ P* z( ^
2 v$ s9 O) e5 t0 u2 O% a1 第6章 SIP封装设计 8
; H+ h& c8 M- C& _1.1 SIP Design 流程 9" r8 K; K+ z4 V% E! F0 r. _
1.2 Substrate Design Rule 111 o7 @+ R+ ]' A3 a6 T
1.3 Assembly rule 14
& N- v v$ k% f, Z1.4 多die导入及操作 161 M2 F+ N: A% h# j6 y V
1.4.1 创建芯片 16
6 k6 p/ q" n; m1 P& F1 N5 D1.4.2 创建原理图 34
6 R }2 O1 k5 [* q7 q& P2 M' X1.4.3 设置SIP环境，封装叠层 36
. s3 F4 \% F5 M5 _1.4.4 导入原理图数据 42% A) X h" V) j3 ^9 y$ y- N
1.4.5 分配芯片层别及封装结构 46
$ t4 M9 Q' \6 X% ~1.4.6 放置各芯片具体位置 49
+ u' _& E' s! ~4 h( O0 a: g1.5 power/gnd ring 45
. J; T2 s% D3 H2 R# ?1 K) h& M1.6 Wire bond Create and edit 59; |) [: f2 ~5 Q s
1.7 Design a Differential Pair 68
9 | v# ~! X. m8 w$ S/ c: n+ n* O1.8 Power Split 73
7 ~/ X2 I! p0 z0 S [# l- d1.9 Plating Bar 78
) p- R* J! [! a$ V' I: J) c, q1.10 八层芯片叠层 838 T9 @' n e" ?0 y% O% z
1.11 Gerber file/option 83
7 h9 C$ k" u, X* M; Q. ?1.12 封装加工文件输出 91
D2 l# c) ` ~3 B1 Q, u1.13 SIP加工流程及每步说明 100. M" p6 h j! F$ b7 y: `! v
1 第7章 FC-PBGA联合设计 7
3 L" X2 L. c8 O( z4 B1.1 高PIN数FC-PBGA封装基础知识 7
$ {) |( M* }, E3 }( Z& W# Q# g2 m4 V1.1.1 高PIN数FC-PBGA封装外形 7 P/ p1 A7 s9 u
1.1.2 高PIN数FC-PBGA封装截面图 7
# `( P y6 Q( d9 P S6 R: p1.1.3 Wafer 8
y; S! Y% a8 v- s- N2 ^1.1.4 Die/Scribe Lines 86 q" e. H$ K4 Z1 e5 k, J
1.1.5 MPW(Multi Project Wafer) 80 d7 M* L5 p" x1 m1 N
1.1.6 BUMP(芯片上的焊球) 9
4 R3 S) J. m) [9 i1.1.7 Ball(封装上的焊球) 92 M% v; K. p" T2 A% q8 C, _2 Q
1.1.8 RDL 10+ R! b& l2 L+ c) f+ ]0 G$ s
1.1.9 SMD VS NSMD 11
& u9 n6 K7 [4 @+ a1.1.10 FlipChip到PCB的链路 12
/ F+ V: M, Q' ?, I. k& Q- E0 L. v3 _- \1.2 封装选型 12
# b+ f( @" g; h. y1.2.1 封装选型涉及因素 12
, }# F3 l0 F7 S/ L+ g3 Q1.3 CO-Design 14
6 R5 w0 |0 r4 |0 v; h9 ^$ h1.4 Vendor推荐co-design的流程 14
# U# R. E, T) [$ m/ B1.4.1 Cadence的CO-design示意图 157 _; M( r* z' `) b( \
1.5 实际工程设计中的Co-Design流程 16* E# ?# N6 r3 \
1.5.1 Floorplan阶段 18& b( B; P9 W% A( {1 q
1.6 FLIPCHIP设计例子 29
8 r8 N t7 `! t7 @2 T7 U( f8 [1.6.1 材料设置 29
2 n% ?) V% B( H9 A1.6.2 Pad_Via定义： 32
3 l) G( M i0 m _% [ y1.6.3 Die 输入文件介绍 34
' J' |4 a7 d; A1.7 Die与BGA的生成处理 34* w$ Q t6 @7 C# {
1.7.1 Die的导入与生成 348 Y% u, e9 Y4 I, D/ l' G
1.7.2 BGA生成及修改 38
% M7 i, b' W8 J1 V$ \1 x1.7.3 BGA焊球网络分配 44
1 X2 H$ N: Q* R; E2 z$ w% z1.7.4 通过EXCEL表格进行的PINMAP 47
3 _* |. {. O2 H0 o. F1.7.5 BGA中部分PIN网络整体右移四列例子 48/ {5 F* O! w* L7 T' C2 Y9 Z3 M
1.7.6 规则定义 51! z4 J$ X+ {$ M/ }, _; Y
1.7.7 差分线自动生成方法2 58/ o4 ?; h* V0 }/ q$ ~
1.7.8 基板Layout 589 X% y6 J, c3 |3 D6 M# z
1.8 光绘输出 64. n* W5 o( o( y" f- R
1 第8章 封装链路无源测试 5
/ f! w; e* |% j3 q+ y* z1.1 基板链路测试 5+ v) {# E7 h2 X- t* V% M7 r
1.2 测量仪器 5
/ K" R3 h( Z; n: i6 q) f' u5 Z* d1.3 测量例子 5
* Q, E# ~: W+ Z) ?& t1.4 没有SMA头的测试 7( P. Z9 [/ O4 i6 Q7 Q: {) r
1 第9章 封装设计自开发辅助工具 5 i$ Y. A# q* X ^8 w# l
1.1 软件免责声明 5. U; c1 |/ B2 p& {& S
1.2 Excel 表格PINMAP转入APD 6
& A0 A& d/ ]7 N# F- Q1.2.1 程序说明 6
3 q: x( O, B' ^* C: t) `! V8 `$ X1.2.2 软件操作 7- M# r' i: K4 M- j* m" m
1.2.3 问题与解决 13
) V% Y3 ?- p U4 Z8 U1.3 Excel PINMAP任意角度翻转及生成PIN NET格式 14% Q1 t' _: q' G5 Q: I
1.3.1 程序说明 146 ^- A5 o* J0 r/ P
1.3.2 软件操作 14
2 X: f) ?0 c5 p' Q2 d8 z. p% }% j/ J/ Y' |1.3.3 问题与解决 18
- H& @4 j. P8 D: q3 Y. X1.4 把PIN NET格式的文件转为的Excel PINMAP形式 18
/ s& H3 k4 x+ Y1.4.1 程序说明 18, ]5 s9 O0 |0 i9 O( K% e' X9 z5 n
1.4.2 软件操作 192 J9 ], [" G1 V1 a/ N+ c1 _
1.4.3 问题与解决 20
" j1 t+ [% m/ I) e |
|
[复制链接]
/1 
发表于 2014-7-18 11:56
QQ好友和群
QQ空间
腾讯微博
腾讯朋友
微信
收藏
支持！
反对！
楼主
发表于 2014-7-18 15:04
恭喜出版新书
