|
|
本帖最后由 Vincent.M 于 2009-3-27 14:40 编辑
" f- |. Q3 @+ Z8 s在通过电源和地路径的电流发生变化时，在电源路径和地路径的阻抗上将产生一个压降。这个压降就意味供给芯片的电压减小，可以看着是电源与地之间的电压减小或塌陷。
) _# P8 O/ x* Q6 P$ V4 N/ ?0 m8 d但是怎么样能够减小这个噪声，难道就只有使电源路 ...
$ j4 n0 H( T* V7 Y9 eeven_zhou 发表于 2009-3-26 10:00 ![]()
这个问题不好回答，最好有实际经验，根据情况来逐个分析并提出解决方案，我的经验也很少，以下是我个人的总结！
* v; U: s' S1 K/ @3 W7 o1 e增加旁路及去耦电容：
+ Z: z8 B+ r, f1 i1、不同等级的电容稳压：Bulk电容为存在大量慢充放电电压的区域稳压，小电容提供少量快充放电区域的稳压
9 }: P% p F" J* s/ d q2、不同电容值的去耦电容：低频去耦、低ESL的高频去耦电容。去耦电容要紧靠IC与电源层及地层的连接部位。/ W1 @" d! G! m* F3 B: H+ I/ Z# w: e
. J4 y/ O# N# l& m& f
过孔：
" x* |& n2 Y/ N/ F: M6 w. ^1、尽可能的少用过孔' C* c& S, U2 D4 |& B, X- K
2、如果必须用过孔，在过孔反焊盘不产生内电层开缝的情况下，过孔之间要紧挨着，以增加过孔间互感，从而减小电流回路总感抗2 C4 k" X8 h3 X' a
@2 C! ~/ b* D0 {0 g- Z电源和地层的分布：
- i5 ]# i/ m7 Q, r1、以增加层间固有电容的原则设计层叠方案，即产生低频去耦作用: p1 e2 c, P: B. O; z
2、减小层间谐振阻抗：减小层间距、增大ER、增大介质损耗
9 n, @) g) [7 I; x" K& U% I
5 }& A& b& s! u4 rIC:
/ W& ]/ f" b- D% x' f6 k1、选用低自感的ic封装
7 u) M4 f7 [5 X* G2、少用IC插座$ w: d) U; o' p/ q _: D) J- b+ ?
3、选用多电源管脚的IC |
|
/1 
发表于 2009-3-26 10:00
QQ好友和群
QQ空间
腾讯微博
腾讯朋友
微信
收藏
支持！
反对！
楼主
发表于 2009-3-26 19:56
