|
1 第1章 常用封装简介 6, E% R" B: U9 j: @# c/ |1 B" O
1.1 封装 6
" w) I% q- t7 }1.2 封装级别的定义 6& r. M" ~. s" i3 r$ J7 w
1.3 封装的发展趋势简介 6
7 I1 M; _* T7 z! j/ S0 O7 X1 K1.4 常见封装类型介绍 9% \; U; T3 n4 B" k- I
1.4.1 TO (Transistor Outline) 9 m" X, I& w3 d: X- P; }' n3 h
1.4.2 DIP (Dual In line Package) 9
o# g2 ]7 U# J! H& `1.4.3 SOP(Small Out-Line Package)/ SOJ( Small Out-Line J-Lead Package) 10 _, o4 M+ q9 m- L8 f
1.4.4 PLCC (Plastic Leaded Chip Carrier) 112 O/ |, x) c2 l# s4 g$ E
1.4.5 QFP(Quad Flat Package) 11
8 v: f0 \" V3 _! b1.4.6 QFN(Quad Flat No-lead)/LCCC(Leadless Ceramic Chip Carrier) 16
. B8 {! S+ u9 s' D/ j5 I/ z1.4.7 Lead Frame进化图 17
. M! o8 ~& A) a" F& J- |7 m' J, I! @+ [1.4.8 PGA(Pin Grid Array Package) 17
, W1 O3 U# `7 z4 S( z1 B% \/ Y1.4.9 LGA (LAND GRID ARRAY) 18
g- H( b; o5 O. w1.4.10 BGA(Ball Grid Array Package) 18
7 k- o ]3 v2 `7 \3 J+ y1.4.11 T BGA (Tape Ball Grid Array Package) 194 [) S, R& V5 _
1.4.12 PBGA (Plastic Ball Grid Array Package) 20
0 }2 ?& H$ m$ k2 \) O1.4.13 CSP Chip Scale/Size Package)/ FBGA (Fine Pitch BGA) 21 g4 l5 v2 `- u" k7 z- K# F. E
1.4.14 FC-PBGA(Flip-Chip Plastic Ball Grid Array) 229 v; T" h+ s4 K
1.4.15 WLCSP(Wafer-Level Chip Scale Packaging Technology) 23$ e3 ~- v3 H; s2 u' _# O
1.4.16 MCM(Multi-Chip Module) 25* L; x- x2 |2 C9 R* `1 G$ {
1.4.17 SIP(System In Package) 26* U: o, d2 W$ F, m( b) r) b$ e/ R
1.4.18 SOC 270 u& p4 Q* r; s5 A. D. Y) \$ _
1.4.19 PIP(Package In Package) 30( C, K* ~/ _3 b2 I) Q: P
1.4.20 POP(Package On Package) 30; |# q, @) }, D( x
1.4.21 TSV (Through Silicon Via) 32
: }! X9 V! m- _- h9 U2 o8 z W1.5 封装介绍总结: 34$ D# d* j6 f6 N
1 第2章Wirebond介绍 5. \ x, e" |0 L% U
1.1 Wire bond 特点(成熟,工艺,价格) 5- o& v2 L# M% a, @6 {1 u+ F# Y; K1 f
1.2 Wribond的操作过程(每步骤有图) 8
3 k5 K+ `- M) \" M1.3 哪些封装适合于使用Wire bonding工艺 12
' }% A, C7 M" A- ?- Z) Y9 s1.4 Wire bonder机器介绍 14
; E+ K: L. n8 T: C+ s1 第3章 LEAD FRAME QFP封装设计 68 k, g; Z3 H2 K. Z8 {9 \$ W8 d
1.1 QFP Lead Frame介绍 6
8 k: b' ]# t% M! M4 i7 \6 M1.2 Lead frame 材料介绍 8
2 ~, G. p* I7 ~6 c9 H3 F' k1.3 Lead frame design rule 8
; n# Y: L' n( z6 c1.4 QFP Lead Frame 设计方法 10
' }# Y9 Z3 b( e- c1.5 Wire Bonding设计过程(以autocad为例) 17. Z' Q. K# Q' g- {$ `, Z& E3 k
1.6 Lead frame Molding过程 22
) e! {# F& y2 M1.7 QFP Punch成型 (整块没Punch lead frame的图) 246 R2 x) [; R% c( l: l( c
1.8 常用Molding材料的一些介绍 26
9 M3 e: h7 L _8 c8 s; o& _2 c5 a1.9 QFP lead frame生产加工流程 28% f" M b' J) G, s! y
% L7 q6 X! G% [! H" x9 K
第4章 PBGA封装设计 7
" S: d& q+ V* \4 n1 WB_PBGA 设计过程 7$ k- Y$ ]# T5 B1 K
1.1 新建.mcm设计文件 7 T7 e3 {4 b/ G# A: k
1.2 导入芯片文件 80 P# {# F5 u( F( |: o
1.3 生成BGA的footprint 138 P+ H. _: m; V! h3 @: H# c
1.4 编辑BGA的footprint 17/ f( H, i! R7 N
1.5 设置叠层Cross-Section 207 p" x$ l# s7 R" x7 ^* h4 ]
1.6 设置nets颜色 21$ z4 g4 g$ N9 q; j. y8 I$ f
1.7 定义差分对 22
$ W" a6 a) W1 o. C( L) x! {1.8 标识电源网络 232 \) n9 w5 p9 P9 x; W
1.9 定义电源/地环 249 ]: n2 `7 z k: F
1.10 设置wire bond导向线WB_GUIDE_LINE 276 o& y% A, _" A# D, l# Z* t5 V! ~
1.11 设置wire bond 参数 308 S7 n0 C6 W1 P$ q7 `
1.12 添加金线 wirebond add 34, j9 j0 w& e' q: N
1.13 编辑bonding wire 36
7 Y H# f" n' D4 g; O1.14 BGA附网络assign nets 38) ~: Z4 r( R4 l( ]5 S
1.15 网络交换Pin swap 426 |: R( X: B3 \7 c
1.16 创建过孔 44, w) `. U! A$ I, \' R, i
1.17 定义设计规则 469 Z$ R, ^1 k9 u( ?2 X
1.18 基板布线layout 492 o8 V9 r4 S, i- X
1.19 铺电源\地平面power/ground plane 51
% s% M1 e, @/ _6 G5 y k1.20 调整关键信号布线diff 53
9 M3 L0 e$ [- g1.21 添加Molding gate和DA fiducial mark 56
- P( C3 R# {/ J) M1.22 添加电镀线plating bar 58
* d, Q; o$ L* I+ P6 n: {! @1.23 添加放气孔degas void 62; D/ Z3 r4 w d9 I& t, p0 B
1.24 创建阻焊开窗creating solder mask 649 }( g5 @% V9 w8 A) W6 ]/ J% p. ]
1.25 最终检查check 67
0 C9 K R! N4 Y0 S1.26 出制造文件gerber 68
! U- v: m# [$ v8 K1.27 制造文件检查gerber check 727 W# v8 M( _) P' R0 i7 O ]
1.28 基板加工文件 74
( D: y# W' J4 i% E) y1.29 封装加工文件 755 M* C) Q! R4 O* A7 c' B! g. a
; ^! `# ? g( D: a1 }& i1 第7章 pbga assembly process 7
5 q m* J; i, _; R2 X% Y0 G1.1 Wafer Grinding(晶圆研磨) 7
7 u: ^' a6 v* ?3 f5 D, K% C1.2 Wafer Sawing(晶圆切割) 9- n6 @! k$ `+ X1 x [* @5 g6 ?8 @
1.2.1 Wafer Mounting(晶圆贴片) 10
2 ?8 C, B9 l6 k% T# M1.2.2 Wafer Sawing(晶圆切割) 10
( ]& q2 j! V; w& N% t1.2.3 UV Illumination(紫外光照射) 116 g4 [& u0 P. j* ~7 D5 |1 \4 P4 f( Z
1.3 Substrate Pre-bake(基板预烘烤) 11% Q7 m8 L- _* R* x- }+ h. u4 r1 N' @
1.4 Die Attach(芯片贴装) 125 J ^+ ~% k5 g2 E$ E$ }
1.5 Epoxy Cure(银胶烘烤) 140 D0 j4 }6 ]& P: U
1.6 Plasma Clean (电浆清洗Before WB) 147 K9 U! A H: w9 K0 u8 L
1.7 Wire Bond(金丝球焊) 15
0 W5 |* ?+ v0 \( ^2 Q1.8 Plasma Clean (电浆清洗Before Molding) 17, r B# K0 r6 S. _. M
1.9 Molding(塑封) 18) U* K( R- |- g! y
1.10 Post Mold Cure (塑封后烘烤) 19
* p( L- r2 o- R- j1.11 Marking(打印) 20
3 Q+ h+ i8 q6 W7 o( ~1.12 Ball Mount(置球) 220 d- b2 r x0 _& N
1.13 Singulation(切单) 22 o7 p) h$ J* l# C
1.14 Inspection(检查) 23
- L2 G# d9 R9 {+ c1.15 Testing(测试) 24- }. {/ W$ d, i) l6 `
1.16 Packaging & Shipping(包装出货) 25/ E, {0 I3 h7 [" r
8 G; h) a; ^6 a8 ~5 D# Z! I1 第6章 SIP封装设计 83 T# B, |3 l5 Y, Q1 p
1.1 SIP Design 流程 9
' V! ^5 d" N; }& x8 j5 {$ A1.2 Substrate Design Rule 11+ x' x! J( x: Z' q; @; [( A
1.3 Assembly rule 14- A( Y( Z2 |4 l) l
1.4 多die导入及操作 16
* V0 b4 m+ i7 N& e' |( m1.4.1 创建芯片 16
1 l3 k$ k- Z$ O) F0 Z# `+ g1.4.2 创建原理图 34% C8 m- w3 ~' Z( O$ C. r8 a
1.4.3 设置SIP环境,封装叠层 36: }9 d( |% f& j/ Y% |
1.4.4 导入原理图数据 42
3 {; w# W% h9 y% Y/ [9 `1.4.5 分配芯片层别及封装结构 46
; Y) w+ r5 s4 r, |. ^; Q% Y; M1.4.6 放置各芯片具体位置 49) V5 E# M4 e% p( Y$ Q+ i
1.5 power/gnd ring 45
. Y6 h$ E; Z3 |1.6 Wire bond Create and edit 59
1 T4 }4 U p2 e1.7 Design a Differential Pair 68) Q; P( S1 Y" E( B# R5 N2 v/ i
1.8 Power Split 737 k0 o' k# x8 X* S
1.9 Plating Bar 78. b, O' J, }. l9 T* Y
1.10 八层芯片叠层 83
7 a* N C$ {% q# x7 S; {1.11 Gerber file/option 83: a' C4 ?" u/ I% t* M) [% [
1.12 封装加工文件输出 91
: c- z: j1 k& [ B1.13 SIP加工流程及每步说明 100
8 v; a% I! H& a" f u3 b y1 第7章 FC-PBGA联合设计 7
! E1 ^: E1 v* K+ M! g( A1.1 高PIN数FC-PBGA封装基础知识 7
$ ?+ [4 C/ j4 _+ b' \* c1.1.1 高PIN数FC-PBGA封装外形 7
3 C! C, {% h6 t! o" J& V1.1.2 高PIN数FC-PBGA封装截面图 70 q) } u7 o4 D! @. ]0 }# K# [
1.1.3 Wafer 8
( a* @# c' @0 E# H- G1.1.4 Die/Scribe Lines 8: ~0 s, A/ v2 P4 C7 P
1.1.5 MPW(Multi Project Wafer) 8
. o$ l0 L, D! m( }8 V* K1.1.6 BUMP(芯片上的焊球) 95 j, L" Q9 r# ]9 n' q4 K7 L1 w5 l8 S
1.1.7 Ball(封装上的焊球) 9
" v0 n6 o8 H+ D1.1.8 RDL 10
9 ~1 C9 C% Q( x1.1.9 SMD VS NSMD 11& i1 o8 o" X u; t$ r" z' [& O7 P
1.1.10 FlipChip到PCB的链路 127 R B2 l% b6 n( L' n4 n J% t
1.2 封装选型 12: S% o6 f6 c# z
1.2.1 封装选型涉及因素 121 J7 u9 P2 _" X% b% m
1.3 CO-Design 14
: J8 ^/ E$ Y3 ]: s1.4 Vendor推荐co-design的流程 149 w) G8 h' h: T2 p( c- Y. N; w
1.4.1 Cadence的CO-design示意图 15& U7 N" X/ o* H" V: ^ _
1.5 实际工程设计中的Co-Design流程 16
# \; X6 |% |% p! M4 g2 h9 b( d+ I: A5 u7 O1.5.1 Floorplan阶段 18
l5 u8 g) \% g6 F# j1.6 FLIPCHIP设计例子 29* a* j; b6 X- T9 G
1.6.1 材料设置 29
) K: W# Q5 P P1.6.2 Pad_Via定义: 326 F) J1 R9 R- g) f8 ]; p
1.6.3 Die 输入文件介绍 34, [6 N U2 v; Q5 h
1.7 Die与BGA的生成处理 34
$ V4 _1 ?% m. z3 T9 A1.7.1 Die的导入与生成 34' O7 x3 B1 Z3 c. d
1.7.2 BGA生成及修改 38
( F1 k" l+ g, ^/ p6 h1.7.3 BGA焊球网络分配 44
6 _4 q2 X2 |8 S; t# w1.7.4 通过EXCEL表格进行的PINMAP 47
5 M _" E* V( K: w9 J0 i8 ~1.7.5 BGA中部分PIN网络整体右移四列例子 48
4 Q" {* S% Q5 c! z! p0 s1.7.6 规则定义 51, Y$ @3 G4 q9 w: w" S
1.7.7 差分线自动生成方法2 58
0 c# W9 X7 o6 H/ Q# ~1.7.8 基板Layout 58* t+ R C2 M2 v0 L4 H; y* m9 \7 e1 i
1.8 光绘输出 64
. N& f. }" e2 O/ v& f1 第8章 封装链路无源测试 5
$ N3 o2 j3 v4 s& |7 l& F4 E1.1 基板链路测试 5
% K( y, j- l! u' m( q1.2 测量仪器 5
8 x& ?! i6 r7 S! j' v1.3 测量例子 5
+ B, S/ C9 t0 ?1.4 没有SMA头的测试 7
6 m3 w& S$ G7 T6 }/ g+ J& q- z1 第9章 封装设计自开发辅助工具 50 ?* r1 i% |3 h9 h9 K( f Q
1.1 软件免责声明 56 f$ e% e7 v+ d( e$ v0 O
1.2 Excel 表格PINMAP转入APD 6
* D' t. E2 \( e8 E1.2.1 程序说明 61 e! n8 Z9 D% i* z# s
1.2.2 软件操作 7& X' f% @: j9 z m# }4 K6 n9 ^7 v
1.2.3 问题与解决 135 r1 h7 z6 J) H; s- i) p) q4 _0 e
1.3 Excel PINMAP任意角度翻转及生成PIN NET格式 14
+ Y: M' i) I3 S. ^; V1.3.1 程序说明 148 e( N9 J' O) x. R: G* p/ @
1.3.2 软件操作 14
+ L7 g0 c# G# |; t4 K4 Z1.3.3 问题与解决 183 C7 h0 C' t6 S* \
1.4 把PIN NET格式的文件转为的Excel PINMAP形式 18
8 |% t' M4 k( q, d }; M1.4.1 程序说明 188 B1 l; ?4 l5 l1 O( o
1.4.2 软件操作 19
7 @' @( |+ E% l1.4.3 问题与解决 20( m# j; r- C! ~3 [/ S
|
|