|
|
1 第1章 常用封装简介 6 h9 _2 S+ b+ O' t* T. c' y8 Z( i
1.1 封装 6
. p* ^! f5 i- E; x- U5 u; H1.2 封装级别的定义 67 ~8 f0 N- ?6 H) }) V' u. @
1.3 封装的发展趋势简介 6
& a2 O0 J4 W- v5 ?8 p' I1.4 常见封装类型介绍 9
9 a' W% N5 {+ s5 ~- B1.4.1 TO （Transistor Outline） 98 ]" i ]8 K: @& U
1.4.2 DIP (Dual In line Package) 9/ n, ]2 T& G/ f' I. b
1.4.3 SOP（Small Out-Line Package）/ SOJ（ Small Out-Line J-Lead Package） 10
w4 N: J; {+ X0 f& O& `1.4.4 PLCC (Plastic Leaded Chip Carrier) 11; `$ X' z# c; t% t8 m( t& J
1.4.5 QFP（Quad Flat Package） 11, q# q% T* _$ q
1.4.6 QFN(Quad Flat No-lead)/LCCC(Leadless Ceramic Chip Carrier) 16
* n8 v7 h* J% r/ t1.4.7 Lead Frame进化图 174 _2 Y4 L$ J! x5 K
1.4.8 PGA(Pin Grid Array Package) 17
2 w U, G! i) l7 k9 H) c1.4.9 LGA (LAND GRID ARRAY) 18/ [& h2 `# o4 O$ K9 W: u) ~
1.4.10 BGA(Ball Grid Array Package) 18
( W. R2 t1 p3 a2 r4 x1.4.11 T BGA (Tape Ball Grid Array Package) 19
4 P2 e5 [7 N; G+ M; K( s( {8 d1.4.12 PBGA (Plastic Ball Grid Array Package) 206 W! M, _' ?% C& H) G; v
1.4.13 CSP Chip Scale/Size Package)/ FBGA (Fine Pitch BGA) 21
% I3 Q; t8 w0 h/ p2 W; Y( K0 r K0 s1.4.14 FC-PBGA(Flip-Chip Plastic Ball Grid Array) 22
( c" S& @, R/ m: S+ ]( F1.4.15 WLCSP（Wafer-Level Chip Scale Packaging Technology） 23
8 f" s: r; i' _$ a1.4.16 MCM(Multi-Chip Module) 25/ j+ H+ h) c7 V* E% v* g) t
1.4.17 SIP（System In Package） 26
( E" x) H0 e: p: e1.4.18 SOC 27
( A0 l/ N! b& T. M M/ k: z1.4.19 PIP（Package In Package） 30/ M5 S' P0 l; {# s: \" s
1.4.20 POP(Package On Package) 304 d2 T+ C1 w3 G1 z
1.4.21 TSV (Through Silicon Via) 32
* u2 S# Z9 ~5 O7 w1.5 封装介绍总结： 34
) R1 x* e, v% B5 `) h0 V1 第2章Wirebond介绍 5
$ u0 y) Q" E# G) z; A7 t( P' a& N1.1 Wire bond 特点(成熟，工艺，价格） 5
; _5 F$ V' O) H3 y1 [1.2 Wribond的操作过程(每步骤有图) 88 [4 Y; i' h2 u! |1 C" N; W6 @
1.3 哪些封装适合于使用Wire bonding工艺 12
9 i {6 }: s$ m) h& n' }' E5 A" ~, |. D1.4 Wire bonder机器介绍 146 l: a5 s) C8 i1 b8 z4 l
1 第3章 LEAD FRAME QFP封装设计 6
+ M, i6 Y1 M* i+ K0 k9 q; C1.1 QFP Lead Frame介绍 6
+ n; |: N6 X$ K: D, _3 X1.2 Lead frame 材料介绍 8( r" Y) c: a) V, `, E
1.3 Lead frame design rule 8
, o! L9 X! |/ K1.4 QFP Lead Frame 设计方法 10
# P9 y: w5 h! b& Z7 Y& {1.5 Wire Bonding设计过程（以autocad为例） 17
9 J% D7 f7 k0 S- I9 N7 {: f7 N' A2 T1.6 Lead frame Molding过程 22
5 r7 g5 ~! K& s$ S& F1.7 QFP Punch成型 (整块没Punch lead frame的图) 24
3 m" l: J! a7 f5 W% N1.8 常用Molding材料的一些介绍 26
. ^9 T. [1 g% Z9 H2 S) k1.9 QFP lead frame生产加工流程 28
) m1 f+ S7 O# Q; n
/ I# K- Z; U: q) d* U第4章 PBGA封装设计 7
/ s. u9 s) ?) A$ \% J/ k5 N( Y& G1 WB_PBGA 设计过程 7' X: G6 ]$ {; y" ]
1.1 新建.mcm设计文件 7
( ?$ g& X3 J( U8 S8 b1.2 导入芯片文件 8
, W/ j) |4 S0 M0 g4 ]4 w1.3 生成BGA的footprint 13
/ g4 E1 q" O8 w1.4 编辑BGA的footprint 17
$ n T4 f/ ^; _7 B% V) B1.5 设置叠层Cross-Section 20
1 Q! t: @3 k+ W. S# \+ B. o6 Z1.6 设置nets颜色 21
2 G- \! R, O3 d- r" B1.7 定义差分对 22
( {8 _! v, i" D: Y: k% I1.8 标识电源网络 23
- }5 W" R- l! H5 T1.9 定义电源/地环 24' ?. K! z2 Z! v Q( g
1.10 设置wire bond导向线WB_GUIDE_LINE 27
7 J7 L1 n, e( S# f& _$ x1.11 设置wire bond 参数 30) |, v) x9 D+ k* H6 J3 I7 N p
1.12 添加金线 wirebond add 34
; J: [. S3 H$ G7 a5 l% [1.13 编辑bonding wire 368 a+ h* {% J+ r/ I
1.14 BGA附网络assign nets 38
) n4 y6 L1 p5 p: @4 I1.15 网络交换Pin swap 42
2 P: d& c& R8 `1.16 创建过孔 44# w. h# S/ y, [
1.17 定义设计规则 46: u, C+ E1 g N# @1 E# d/ W' g
1.18 基板布线layout 49
1 \3 q4 C! a) u: _9 `% ^$ B1.19 铺电源\地平面power/ground plane 515 g1 ^( n) T, p5 R! _* ^1 \
1.20 调整关键信号布线diff 53) k0 \( T6 P# y. }# w
1.21 添加Molding gate和DA fiducial mark 56
: [4 r; w- m& U8 H+ `4 O1.22 添加电镀线plating bar 581 J0 O( \4 @: H) P
1.23 添加放气孔degas void 629 _1 u+ k) z0 j( r$ h
1.24 创建阻焊开窗creating solder mask 64: V7 i; f3 O6 e, x0 k5 S, h M5 J" i
1.25 最终检查check 67, X7 l2 ]9 q$ W- K- N3 n0 P
1.26 出制造文件gerber 68! [6 }3 V- _" u# K* U: R
1.27 制造文件检查gerber check 720 R9 K$ {$ Z p9 }0 y1 P7 |
1.28 基板加工文件 74
, `/ Q. S i4 a+ o( g1.29 封装加工文件 758 F: V" G6 F% U+ o
+ r2 S8 c! a# @0 H2 w( d# @( s7 L
1 第7章 pbga assembly process 7- ]' e" t; O. Y
1.1 Wafer Grinding(晶圆研磨) 7
7 ]: p" [& [3 h( H" G, N' G, \1.2 Wafer Sawing(晶圆切割) 9
# u p. M' g/ C! V2 f/ ^' c1.2.1 Wafer Mounting(晶圆贴片) 10+ U1 U5 k% I9 m; t1 A
1.2.2 Wafer Sawing(晶圆切割) 10+ W* X' q2 k) w0 V% v$ v5 M1 m
1.2.3 UV Illumination(紫外光照射) 11" l, l. E) L, t3 `5 k! t# h3 t
1.3 Substrate Pre-bake(基板预烘烤) 119 V$ [ z( ?' j3 [
1.4 Die Attach(芯片贴装) 125 U! i- C% N; b" A2 V! W0 j; }
1.5 Epoxy Cure(银胶烘烤) 148 T4 o T% X, ~% X
1.6 Plasma Clean (电浆清洗Before WB) 142 I- H, `7 _& m# |4 _
1.7 Wire Bond(金丝球焊) 15& E P x- m* t, ~1 ^( s. D& ?3 {
1.8 Plasma Clean (电浆清洗Before Molding) 178 l, i- t9 B V! `
1.9 Molding(塑封) 18
* u3 N% A) Z F. e% _1.10 Post Mold Cure (塑封后烘烤) 19
* c6 A' H) ^. @9 j1.11 Marking(打印) 20$ }8 m5 q& y' W
1.12 Ball Mount(置球) 22
) K' F9 B" @$ Q4 u1.13 Singulation(切单) 22( t9 @1 K, c, F6 A- _. ]: W
1.14 Inspection(检查) 23
& o4 O1 ]; B$ b4 {% X1.15 Testing(测试) 24
! H3 _- i- \2 J5 c$ m1.16 Packaging & Shipping(包装出货) 255 ] J* C* y q& B2 Y# d- P& |
" y/ \7 K/ V. X6 L" t- @1 第6章 SIP封装设计 8! Y9 N3 ?5 v( C6 o; K) `: S6 B
1.1 SIP Design 流程 9, i& t2 X" i6 o- H9 d0 _: v5 Z6 V
1.2 Substrate Design Rule 11
3 S ^- V* h3 L1 }: n1.3 Assembly rule 147 s7 E7 E V' [+ [% ]7 t
1.4 多die导入及操作 16
; `" `' m1 I4 k: Z6 a7 q9 a$ X1.4.1 创建芯片 16
q2 X# f7 z9 w! r+ M J' k1.4.2 创建原理图 34
9 U0 I: |9 B) ]. z7 l1.4.3 设置SIP环境，封装叠层 36& [' Q- v) s. U4 E+ V
1.4.4 导入原理图数据 42
7 a4 p" |4 j- B8 `1.4.5 分配芯片层别及封装结构 46
- C' I9 o) Q0 l8 ?1.4.6 放置各芯片具体位置 49- m' N0 @4 \$ ]$ ]+ X$ i( Y/ N
1.5 power/gnd ring 45( G/ W& T( u/ b. H9 O' J
1.6 Wire bond Create and edit 59* q& Y. t2 a- o* T) \& ]
1.7 Design a Differential Pair 68* S" s2 S. K% h( v; W5 G
1.8 Power Split 73, y$ Z( Z) j3 V3 r7 J
1.9 Plating Bar 78
, u8 Z: f+ q: @; ~) K: w1.10 八层芯片叠层 83
. L) @) K6 S" c8 A1.11 Gerber file/option 83
5 a- h; S- ?/ q6 j1.12 封装加工文件输出 91
9 t- g+ M- D" j1.13 SIP加工流程及每步说明 1001 t; z1 M0 T _( k
1 第7章 FC-PBGA联合设计 7! c( r- t" ]* n3 d+ c1 z
1.1 高PIN数FC-PBGA封装基础知识 74 c8 e. w& p7 M& i- J& [1 {
1.1.1 高PIN数FC-PBGA封装外形 7
y* a7 ]# _0 v* {& q7 P3 T1.1.2 高PIN数FC-PBGA封装截面图 7+ U) f* s) d3 g- X* |3 u
1.1.3 Wafer 89 e- o0 i+ j3 T% l0 z3 l0 X
1.1.4 Die/Scribe Lines 89 j1 ^- j) _! t# }
1.1.5 MPW(Multi Project Wafer) 8
( C( z& j& `+ Z+ B/ W1.1.6 BUMP(芯片上的焊球) 9- @, G1 D. \& h( |& }
1.1.7 Ball(封装上的焊球) 9
4 a" T3 Q) s9 w7 ?" v9 v# l1.1.8 RDL 10
P* n" a/ `$ t! n4 F1.1.9 SMD VS NSMD 11" S( `. F0 Y% Y6 ?( }# k
1.1.10 FlipChip到PCB的链路 12& X0 B+ e2 P1 k' p# H
1.2 封装选型 12
9 L% N6 g) I6 a1 U: T1.2.1 封装选型涉及因素 12( T {# ^; _0 X1 h1 Q* ~
1.3 CO-Design 14
$ p2 x$ s' e4 k# w( B* ]# q# P$ t1.4 Vendor推荐co-design的流程 14
8 e# g, t( K! j" L1.4.1 Cadence的CO-design示意图 155 [( J$ G- R; k3 M9 f1 `! \
1.5 实际工程设计中的Co-Design流程 16
, c; H5 J1 a5 {1 E- X1.5.1 Floorplan阶段 18! z- m3 G% i' y- `/ S
1.6 FLIPCHIP设计例子 29
( ]; c! a/ H. L# I4 _4 {( y1.6.1 材料设置 29
& W" Y# f" X" J ?2 b: S1.6.2 Pad_Via定义： 32( S! o8 F! A6 O8 G
1.6.3 Die 输入文件介绍 34
7 B8 \7 Z0 K! d; V5 m( i$ o( p1.7 Die与BGA的生成处理 34' j" _- c# r! K6 d9 b4 B9 p
1.7.1 Die的导入与生成 34
' z2 f: e e8 a9 q7 H1.7.2 BGA生成及修改 38
! I: C- I( E( Z. _. v2 h1.7.3 BGA焊球网络分配 44
4 g% V' x9 q* T1 I, {) ^! e1.7.4 通过EXCEL表格进行的PINMAP 47
/ y( J9 J1 [1 o9 Q, J1.7.5 BGA中部分PIN网络整体右移四列例子 488 p3 p* N7 r8 ^+ [3 ^; J, U. x
1.7.6 规则定义 51
6 l. b7 K* Q# w5 }4 U1.7.7 差分线自动生成方法2 58& X+ T1 \ ?- f0 B: r' `
1.7.8 基板Layout 58' p, T, I- V% B3 n9 m+ d6 G
1.8 光绘输出 64
2 Y( I! ]; B% y1 第8章 封装链路无源测试 5
: \& u! Q. O* L8 o! @2 R! s1.1 基板链路测试 5
. |, F9 s$ c) b1.2 测量仪器 5
w- D. ]& |6 F4 Q- Q1.3 测量例子 5- |0 ]$ r+ P7 T% J. t' ~# i2 C$ \6 J
1.4 没有SMA头的测试 7
$ n. [" G' W) r+ V1 第9章 封装设计自开发辅助工具 5
/ v. M/ T% O, U6 x& J+ C1.1 软件免责声明 54 E3 Q$ y, O5 g8 V8 a
1.2 Excel 表格PINMAP转入APD 69 {+ c9 w0 t, Z- y- w' _# ~
1.2.1 程序说明 64 k$ M2 v' p; X- B9 W# G
1.2.2 软件操作 74 B D2 q, ]: E
1.2.3 问题与解决 13
" x, X* n7 T3 j, z, A ?1.3 Excel PINMAP任意角度翻转及生成PIN NET格式 14( e( F( x+ ~7 Z8 e2 p$ J! o
1.3.1 程序说明 14% K/ ]" u s& S2 D
1.3.2 软件操作 14
5 z `; u5 N5 e3 D7 J; E1.3.3 问题与解决 18 G0 X3 I5 G+ b% v/ A, P2 Y: d
1.4 把PIN NET格式的文件转为的Excel PINMAP形式 18
, W( S9 k" J% K6 g$ }' m1.4.1 程序说明 18! Z$ y4 e3 A' {6 z3 E1 `
1.4.2 软件操作 19/ k3 W4 {( J/ V- U3 y, c A; {! m
1.4.3 问题与解决 201 [2 Z2 y, D3 E
|
|
[复制链接]
/1 
发表于 2014-7-18 11:56
QQ好友和群
QQ空间
腾讯微博
腾讯朋友
微信
收藏
支持！
反对！
楼主
发表于 2014-7-18 15:04
恭喜出版新书
