|
本帖最后由 Vincent.M 于 2009-3-27 14:40 编辑 ' w( l6 M4 X4 A
在通过电源和地路径的电流发生变化时,在电源路径和地路径的阻抗上将产生一个压降。这个压降就意味供给芯片的电压减小,可以看着是电源与地之间的电压减小或塌陷。
! w* p/ r1 \; W6 H: A* ?但是怎么样能够减小这个噪声,难道就只有使电源路 ...
( _! Z) f3 A1 S4 |: m* Q6 ^. D3 }even_zhou 发表于 2009-3-26 10:00
8 K% ]+ x! |, a# F这个问题不好回答,最好有实际经验,根据情况来逐个分析并提出解决方案,我的经验也很少,以下是我个人的总结!$ H9 P! s* s6 G) N
增加旁路及去耦电容:
7 k# f& h: n' {" H5 u1、不同等级的电容稳压:Bulk电容为存在大量慢充放电电压的区域稳压,小电容提供少量快充放电区域的稳压1 ^0 |) C( C( i2 i3 f+ m
2、不同电容值的去耦电容:低频去耦、低ESL的高频去耦电容。去耦电容要紧靠IC与电源层及地层的连接部位。4 P* o: m I4 K! r* h
4 F! K/ `4 E) k% k9 I
过孔:
$ d9 o. Y$ I. `0 n* {1、尽可能的少用过孔
% \" x: r% o: w1 B" F, Q% Z; [2、如果必须用过孔,在过孔反焊盘不产生内电层开缝的情况下,过孔之间要紧挨着,以增加过孔间互感,从而减小电流回路总感抗 [ n. g6 e, F/ ]3 C
7 A( t8 I% S1 |9 X电源和地层的分布:
. u: S5 Q8 K/ ^! z% g6 e1、以增加层间固有电容的原则设计层叠方案,即产生低频去耦作用
# l& x9 P0 Z5 b3 Z8 i# H2 j; H2、减小层间谐振阻抗:减小层间距、增大ER、增大介质损耗# z+ |8 `. x/ g l
7 E3 ], w+ P5 i) V w2 ~IC:+ A+ ?! O4 K. k3 q" [% d9 b
1、选用低自感的ic封装. G: b% ?# P* m4 F8 B! E6 c* |
2、少用IC插座; M" i! \; }, t* s* Y
3、选用多电源管脚的IC |
|