ddr2的clk能不能变换参考平面？

mening

比如从bottom直接换到top?6层，低层参考品面gnd,顶层power.

honejing

能不換最好是不換，非換不可，就要注意兩條同時換，保持走線幾何平衡。

ijkl080

哈O(∩_∩)O

+ i+ a" T1 n" }* z! a潜力贴顶个哟
  a% \  o! l/ T" @& q+ o6 J
5 M, |0 L" b9 k
  h2 `8 w" B, ^6 K- ^. F

, w; ~3 s8 w0 i3 l- k; N




. n, ~5 J1 \# `$ o" c

; h) J3 Y8 k8 _& R7 W


3 q3 b2 h+ k8 F& t
# o# c' ^3 \8 n% c6 q' o
  L% y* c8 w# j# N
7 \1 o% Z8 \# ^8 K; i: w6 w. O
/ a3 I" `, S& V. T1 U+ i



$ u) I! K. K5 y
, o& T1 W% m# f  @/ J
别和我谈理想,戒了!安必信第四区女装d1优尚网乐友网芬理希梦

yawyw

最好还是不要换的好
# B; Z. [# ?& u/ Q' V" wDDR2 的Clock SI 要求比较高,还是用地做参考层比较保险

iversn

学习一下

xlfu

有的人也说把CLK放到中间层走线，EMI方面会好些，到底怎么样做更合适呢

shark4685

能不換最好是不換，非換不可，就要注意兩條同時換，保持走線幾何平衡。
honejing 发表于 2009-11-14 17:17

2 \& E  ~# D; x0 d( D3 t8 \; L' n4 V
支持！

  i/ k7 k" d  j* @6 S8 a如果设计者的实际情况要考虑EMI的话，布在内层对EMI的抑制是会好点！

cwfang

回复 7# shark4685
* p& T) M- ^* L# S. \7 X
2 i( {3 B* {% d" O+ a
9 Z) F  u6 [, Z) i% R    只要两条线同时换层 有一样的参考平面，应该没问题的吧

jang2lin

xlfu 发表于 2010-8-14 10:50
有的人也说把CLK放到中间层走线，EMI方面会好些，到底怎么样做更合适呢

8 j3 z) q% L7 @1 z9 K" R; _各位大虾，clock一般是在哪层走线呢？？？求解释

ggm_1029

CLK要放到中间层走线，EMI肯定会好很多，放在top或bottom，虽然EMI测试也会过，但是波形会很难看，建议放在内层。

sphai

放在中间层比较好。。。

jomvee

honejing 发表于 2009-11-14 17:17
能不換最好是不換，非換不可，就要注意兩條同時換，保持走線幾何平衡。

  a2 x$ N1 T4 F* S2 R. V参考平地到电源的转变，在换层处加颗power的去耦C，连通回流路经。这样会不会更好

qiangqssong

如果电源层为DDR2的电源则问题不大，只是注意在换层过孔附近打一些地孔以利信号完整性就可以了！！！

lzscan

换层会导致返回路径的不连续，以及由于过孔引起的特性阻抗变化。
中间层相比于外层有更好的效果。简单理解中间层起码两个电源或地平面夹着，而外层却有一半是裸露的。

junliti

见过一些芯片手册还要求参考自己的电源平面而不是地平面呢，clk不到万不得就别换，换也得在边上搁个适当大小的电容提供回流路径，否则，速度高点的话，出问题，有得折腾呢，另外，对于走线来讲，总得有优先级吧，重要线肯定先走才是，事先肯定也是要先规划好才对