ddr2的clk能不能变换参考平面？

mening

比如从bottom直接换到top?6层，低层参考品面gnd,顶层power.

honejing

能不換最好是不換，非換不可，就要注意兩條同時換，保持走線幾何平衡。

ijkl080

哈O(∩_∩)O

- |4 H( s6 D$ H4 o8 s+ W; E潜力贴顶个哟
5 V6 }* K  h1 {( ^4 Y
5 g( c. n" c/ ~+ `
) V, n% v4 ^0 o* Z' j/ K  Y


1 o% h' R( ?: G2 B6 l
3 D9 t/ B& P) f

( S2 c! q  n, I5 q2 H& C5 l' C
5 Y1 N4 U( t, L: X
6 b- `1 b9 ?& |" \6 B7 q; `

" l  t" F2 S) S4 ~. u: C5 i

0 |$ \5 t2 _( T3 A. g: D% `
0 F/ ]# E4 ]$ Z! d
) a/ ~- u" u& M! x- [5 [0 P

+ }6 _$ a3 l% h8 T- f% H! ]
. X$ y" [$ t5 K+ c, p( N
9 H. d- @& U- A3 C" l$ F0 X

( T6 h+ W( z7 t% m; L

0 g& N! i$ m1 `5 x* w' o" j别和我谈理想,戒了!安必信第四区女装d1优尚网乐友网芬理希梦

yawyw

最好还是不要换的好
DDR2 的Clock SI 要求比较高,还是用地做参考层比较保险

iversn

学习一下

xlfu

有的人也说把CLK放到中间层走线，EMI方面会好些，到底怎么样做更合适呢

shark4685

能不換最好是不換，非換不可，就要注意兩條同時換，保持走線幾何平衡。
honejing 发表于 2009-11-14 17:17

+ ^* b& W7 e& M7 y( A5 Z" ]
支持！

如果设计者的实际情况要考虑EMI的话，布在内层对EMI的抑制是会好点！

cwfang

回复 7# shark4685


    只要两条线同时换层 有一样的参考平面，应该没问题的吧

jang2lin

xlfu 发表于 2010-8-14 10:50
有的人也说把CLK放到中间层走线，EMI方面会好些，到底怎么样做更合适呢

8 t& M  l+ @- ]) y1 [9 S各位大虾，clock一般是在哪层走线呢？？？求解释

ggm_1029

CLK要放到中间层走线，EMI肯定会好很多，放在top或bottom，虽然EMI测试也会过，但是波形会很难看，建议放在内层。

sphai

放在中间层比较好。。。

jomvee

honejing 发表于 2009-11-14 17:17
) t5 y4 [% ]6 `: H$ D能不換最好是不換，非換不可，就要注意兩條同時換，保持走線幾何平衡。

) R; o0 u* r/ k0 n# D参考平地到电源的转变，在换层处加颗power的去耦C，连通回流路经。这样会不会更好

qiangqssong

如果电源层为DDR2的电源则问题不大，只是注意在换层过孔附近打一些地孔以利信号完整性就可以了！！！

lzscan

换层会导致返回路径的不连续，以及由于过孔引起的特性阻抗变化。
4 K) ^0 O; y- i9 a& d% l- T; |( V中间层相比于外层有更好的效果。简单理解中间层起码两个电源或地平面夹着，而外层却有一半是裸露的。

junliti

见过一些芯片手册还要求参考自己的电源平面而不是地平面呢，clk不到万不得就别换，换也得在边上搁个适当大小的电容提供回流路径，否则，速度高点的话，出问题，有得折腾呢，另外，对于走线来讲，总得有优先级吧，重要线肯定先走才是，事先肯定也是要先规划好才对