EDA365电子工程师网

标题: ddr2的clk能不能变换参考平面？ [打印本页]
作者: mening    时间: 2009-11-14 11:37
标题: ddr2的clk能不能变换参考平面？
比如从bottom直接换到top?6层，低层参考品面gnd,顶层power.
作者: honejing    时间: 2009-11-14 17:17
能不換最好是不換，非換不可，就要注意兩條同時換，保持走線幾何平衡。
作者: ijkl080    时间: 2009-11-24 14:42
标题: 顶个
哈O(∩_∩)O+ E2 W- `& h, m+ F
: g/ }' b- X  S. p8 ]' `
潜力贴顶个哟
+ f+ E; _* o7 O0 M  w1 g4 z
' Q& G8 {- T! E; C7 z! e) G6 Z
0 y# A; l- h0 q  z- b0 t( \; j- I7 r' n

; x0 V% M9 r0 i0 D; w5 Q7 L# z% @$ p6 E0 d0 z$ k6 _7 T
' X# k3 b# z7 k+ j- l

  M4 C$ v) i: O3 B5 T& f! t: G- W7 L1 s( F; H/ h5 A7 o

) \5 v3 A* g4 C. m$ j% @3 i" Y) v- B" z6 r9 U2 ^
+ _, y9 J3 E* e+ D

' l$ E6 ]& V0 R, o! a4 S8 r; G' H$ M/ @2 R/ z
" o# W) y$ x- i& T. v7 S. ]8 k

) Y  e4 J2 L4 z: X( i4 x7 n5 ], F' E" E9 _

  Q6 H5 s5 k8 f  x. Z3 i' m  W( b$ u2 g. J5 I8 d
. E5 D+ C8 ]( [$ |3 \: E" U
+ {* j' A, G$ |* g2 o- G+ ~' l7 C

; m1 r. Y2 c1 j% t5 z; S2 w" b6 S$ s; Y4 D6 e4 K, Z: O. f

) f2 W, V7 o/ _1 S9 g0 g2 X' W
. }( y' `' q8 Z/ v! I7 b0 S1 C: a1 ?别和我谈理想,戒了!安必信第四区女装d1优尚网乐友网芬理希梦
作者: yawyw    时间: 2009-11-24 19:59
最好还是不要换的好5 M5 t! Q% V' ]
DDR2 的Clock SI 要求比较高,还是用地做参考层比较保险
作者: iversn    时间: 2009-11-26 02:18
学习一下
作者: xlfu    时间: 2010-8-14 10:50
有的人也说把CLK放到中间层走线，EMI方面会好些，到底怎么样做更合适呢
作者: shark4685    时间: 2010-8-15 10:33
能不換最好是不換，非換不可，就要注意兩條同時換，保持走線幾何平衡。; x. Q/ l% o# o7 M5 s5 }
honejing 发表于 2009-11-14 17:17
/ {# b" G! ?% }( ?) Z

4 X1 l! R* t6 ~8 W6 k: e支持！+ l. h) s% g6 R
& W& x: k& Y) E: G- G9 O" Y
如果设计者的实际情况要考虑EMI的话，布在内层对EMI的抑制是会好点！
作者: cwfang    时间: 2010-8-16 18:48
回复 7# shark4685
* f; p5 U; w( o9 D  O. q9 h0 D
+ s9 a0 s( x' f7 F& @6 y, c) [
1 z( y  k8 T' S& E3 a, c1 K' i    只要两条线同时换层 有一样的参考平面，应该没问题的吧
作者: jang2lin    时间: 2011-8-1 14:34
xlfu 发表于 2010-8-14 10:50 9 K  F. C) z/ [7 F( ?. w, S0 H; p
有的人也说把CLK放到中间层走线，EMI方面会好些，到底怎么样做更合适呢
% L* m" X* Q( F, U+ I1 x7 ~9 O# N
各位大虾，clock一般是在哪层走线呢？？？求解释% s  i8 I' x/ A5 i' x
作者: ggm_1029    时间: 2011-8-5 14:06
CLK要放到中间层走线，EMI肯定会好很多，放在top或bottom，虽然EMI测试也会过，但是波形会很难看，建议放在内层。
作者: sphai    时间: 2011-10-18 16:50
放在中间层比较好。。。
作者: jomvee    时间: 2011-10-18 17:38
honejing 发表于 2009-11-14 17:17 + i1 I+ ^' _* o# u/ ~2 Z) `; M4 b1 a& D
能不換最好是不換，非換不可，就要注意兩條同時換，保持走線幾何平衡。

* C2 Z1 i7 y1 \& ?$ j9 \9 k* I参考平地到电源的转变，在换层处加颗power的去耦C，连通回流路经。这样会不会更好
作者: qiangqssong    时间: 2011-10-19 17:43
如果电源层为DDR2的电源则问题不大，只是注意在换层过孔附近打一些地孔以利信号完整性就可以了！！！
作者: lzscan    时间: 2011-10-26 19:21
换层会导致返回路径的不连续，以及由于过孔引起的特性阻抗变化。8 z6 b' ?: S. `$ U* M
中间层相比于外层有更好的效果。简单理解中间层起码两个电源或地平面夹着，而外层却有一半是裸露的。
作者: junliti    时间: 2011-10-27 12:34
见过一些芯片手册还要求参考自己的电源平面而不是地平面呢，clk不到万不得就别换，换也得在边上搁个适当大小的电容提供回流路径，否则，速度高点的话，出问题，有得折腾呢，另外，对于走线来讲，总得有优先级吧，重要线肯定先走才是，事先肯定也是要先规划好才对



欢迎光临 EDA365电子工程师网 (http://bbs.elecnest.cn/) Powered by Discuz! X3.2