|
1 第1章 常用封装简介 65 }" h0 j8 k9 ^6 R
1.1 封装 6
; N: X8 E- \2 t- F+ N y1.2 封装级别的定义 6: _" g, n8 Q! I* i+ Y: \7 z
1.3 封装的发展趋势简介 6
0 n! I4 J* }- n( O o5 J# p4 J1.4 常见封装类型介绍 9' Z6 {7 |3 ] f
1.4.1 TO (Transistor Outline) 9, t9 |! F. y- o" P0 Y7 K
1.4.2 DIP (Dual In line Package) 9
0 d9 l7 T$ u' |5 i1.4.3 SOP(Small Out-Line Package)/ SOJ( Small Out-Line J-Lead Package) 10
, m9 u5 B* R! }6 U+ d' k0 \3 i1.4.4 PLCC (Plastic Leaded Chip Carrier) 112 L- H- C( D7 A% s
1.4.5 QFP(Quad Flat Package) 11
5 j3 A A; Z5 F* F5 J1.4.6 QFN(Quad Flat No-lead)/LCCC(Leadless Ceramic Chip Carrier) 16
+ U! B \- q/ [' |6 H/ e( J) O1.4.7 Lead Frame进化图 17
' K6 [) {, s: T8 P! f1.4.8 PGA(Pin Grid Array Package) 17( }5 ^" x6 L# y) \9 _6 M: k. \" T
1.4.9 LGA (LAND GRID ARRAY) 18' ^ A: M5 N' Q" K3 F2 f8 m9 p% u
1.4.10 BGA(Ball Grid Array Package) 18# N- H) m( w2 D7 r+ c# P
1.4.11 T BGA (Tape Ball Grid Array Package) 19
0 p5 K; I E3 o. S% q! x4 W+ C1.4.12 PBGA (Plastic Ball Grid Array Package) 204 g0 ~2 k6 D- W9 p
1.4.13 CSP Chip Scale/Size Package)/ FBGA (Fine Pitch BGA) 216 P% Q: A4 R$ w3 C( ?+ h
1.4.14 FC-PBGA(Flip-Chip Plastic Ball Grid Array) 22
' e2 ?9 w) @4 s7 U* a) L1.4.15 WLCSP(Wafer-Level Chip Scale Packaging Technology) 23
- a$ Z2 G& z& ?% Y" R1.4.16 MCM(Multi-Chip Module) 25" W/ i( y$ ]: M3 }# P* m0 N
1.4.17 SIP(System In Package) 265 x; y8 m6 a6 z2 m P
1.4.18 SOC 279 s* H& M0 w: k; W/ `
1.4.19 PIP(Package In Package) 30
6 W- ~1 p1 I0 z: u0 S: ^1.4.20 POP(Package On Package) 30, O/ T- e: ~4 T" T( G! j
1.4.21 TSV (Through Silicon Via) 32
9 ]/ s0 P8 ~" [& E5 W. L1.5 封装介绍总结: 34; k& I: o ~- x& ~* o0 f2 [1 ?
1 第2章Wirebond介绍 5/ d, \: a# i+ @
1.1 Wire bond 特点(成熟,工艺,价格) 5- X! f* M v- ]; \# g6 K7 M
1.2 Wribond的操作过程(每步骤有图) 8
8 s% s5 L Q o* c. U0 @7 m4 l; }; g) \1.3 哪些封装适合于使用Wire bonding工艺 12
% e# z1 V- m' c1.4 Wire bonder机器介绍 14
- i- I U- B% X, o+ [1 第3章 LEAD FRAME QFP封装设计 6! A3 s2 {. i) a+ D( K0 z8 o
1.1 QFP Lead Frame介绍 6
$ l6 e3 G& q* ^# D) q1.2 Lead frame 材料介绍 8; z- U8 x& f* {! t6 M
1.3 Lead frame design rule 8
& S4 N% j4 ]3 i+ F1.4 QFP Lead Frame 设计方法 10
! A' G! J9 l& h1.5 Wire Bonding设计过程(以autocad为例) 17
3 B+ C: K/ j. I( i1 e3 z1.6 Lead frame Molding过程 22
' Z) T" k1 B6 _, [1.7 QFP Punch成型 (整块没Punch lead frame的图) 24
9 [1 k. I" ]8 H q! W6 K1.8 常用Molding材料的一些介绍 269 x- G: y6 a, R! I
1.9 QFP lead frame生产加工流程 28
" Y4 M6 d: Z8 i$ O0 I
5 k1 K, d _& g2 g! Z第4章 PBGA封装设计 7
4 r3 [' S7 v# k9 J" n1 H1 WB_PBGA 设计过程 7
' |( T8 }4 g! b# s/ v7 r1.1 新建.mcm设计文件 7
# |) Z6 K) w- {, Z& u3 T7 e t1.2 导入芯片文件 84 z+ \% w! H+ Q) V' D
1.3 生成BGA的footprint 13
* u& ~6 Z; R" _' }2 F. g1.4 编辑BGA的footprint 17/ q9 D$ f! U( \. R: i
1.5 设置叠层Cross-Section 20' a: x g1 I5 B& N
1.6 设置nets颜色 210 o3 |; L% i) V7 }9 C! V
1.7 定义差分对 22; Q6 @) ^! y L* w. _$ `
1.8 标识电源网络 23
$ a' [: z9 y/ k1.9 定义电源/地环 24
$ w6 Q/ ]( g* h* ?& R' T: j# K: V1.10 设置wire bond导向线WB_GUIDE_LINE 271 c: ]8 E- j1 [6 W" K
1.11 设置wire bond 参数 30% z% u$ P5 v% m4 r3 z" a
1.12 添加金线 wirebond add 34
/ b0 r0 n2 W1 i9 N1.13 编辑bonding wire 36* O* l! R" `+ ~6 y; A/ o
1.14 BGA附网络assign nets 38
) w' r O' T1 W3 A5 Q. z) C0 C1.15 网络交换Pin swap 42 j4 m/ D$ B7 O0 w5 x, ?
1.16 创建过孔 44. _& S6 h T; p
1.17 定义设计规则 46
" L7 F& u% c. K; K1 r& U7 S1.18 基板布线layout 494 q2 T% t3 ?1 s' E4 `3 H
1.19 铺电源\地平面power/ground plane 51
/ a/ c! y: A9 d) @9 R8 a% N2 M1.20 调整关键信号布线diff 537 ~! ]! }8 T) r: }- D' X
1.21 添加Molding gate和DA fiducial mark 56
. G9 @( D7 h6 q, E% I1.22 添加电镀线plating bar 58
0 c" |8 }8 D+ a+ j/ X5 _+ n1.23 添加放气孔degas void 62$ T5 V% W9 }( e
1.24 创建阻焊开窗creating solder mask 64
6 u' v% I0 v: d% _% ]9 k7 U) h1.25 最终检查check 67: j7 l) |) H, L2 r
1.26 出制造文件gerber 68
' e% ]! R/ D8 `- K1.27 制造文件检查gerber check 723 E2 O5 Y" o# X4 J! R9 l
1.28 基板加工文件 74) }6 E, e$ a' ?* m# r S
1.29 封装加工文件 75
6 }; O# ]. ?, A' K2 ]) T
# _. d3 r) v! n4 j1 第7章 pbga assembly process 7
8 |( {) R8 r8 o y1 H) P1.1 Wafer Grinding(晶圆研磨) 78 i6 k5 S1 s/ c; }0 t
1.2 Wafer Sawing(晶圆切割) 92 H6 v) k+ m7 ?5 I4 Z; x! ~
1.2.1 Wafer Mounting(晶圆贴片) 109 N5 z" O% ?7 U. T
1.2.2 Wafer Sawing(晶圆切割) 10
v3 b$ `+ c' a e& b9 }& u1.2.3 UV Illumination(紫外光照射) 11. }6 [0 G: q6 p$ v/ [& }3 r4 v
1.3 Substrate Pre-bake(基板预烘烤) 11$ v+ W# a0 N! ^0 w5 ?, B
1.4 Die Attach(芯片贴装) 12
3 H1 j4 C7 @( j- a8 h1.5 Epoxy Cure(银胶烘烤) 14
& s/ {2 G {! n1.6 Plasma Clean (电浆清洗Before WB) 14
7 X f# X% z' E8 ~/ g; p1.7 Wire Bond(金丝球焊) 15
, U* k% |+ s/ P) A8 A z0 j( I+ B, B1.8 Plasma Clean (电浆清洗Before Molding) 179 _9 e: n+ e1 l$ U& e) {& m
1.9 Molding(塑封) 18
: V9 ]+ w% [$ @0 I# j1.10 Post Mold Cure (塑封后烘烤) 19/ Z3 D/ l- @& D$ ]
1.11 Marking(打印) 20# o- a$ L) h2 |, C
1.12 Ball Mount(置球) 22
" U0 d8 R" g% }# u- P! c) z1.13 Singulation(切单) 22
+ K7 D4 d x9 J1.14 Inspection(检查) 23
$ e" k4 @/ }- T3 e5 f1.15 Testing(测试) 24- G6 r& L: ~3 ?; u4 A
1.16 Packaging & Shipping(包装出货) 25
+ X# L8 @/ g( v3 g
, D# k# N: F' y. y# s1 第6章 SIP封装设计 8
6 F$ {# s( m+ v2 i! J0 n4 W1.1 SIP Design 流程 9
/ e. X+ r0 V* a* p8 l9 ?/ x* c1.2 Substrate Design Rule 116 A$ S% C) Z6 y* N6 A6 m" }6 D4 J. D
1.3 Assembly rule 14
% |$ h: _ T6 l0 c4 P9 w1.4 多die导入及操作 16
8 d, C% y& s, x3 X! q" L1.4.1 创建芯片 161 u0 y \( w; H
1.4.2 创建原理图 34$ V W" O9 [ E7 v
1.4.3 设置SIP环境,封装叠层 36$ ^% _7 |2 j8 V% N, U2 Q0 u/ i
1.4.4 导入原理图数据 42
9 S( B1 z3 g+ {9 ?1 u7 H1.4.5 分配芯片层别及封装结构 46, H: T4 M2 Q; [$ e1 _# T
1.4.6 放置各芯片具体位置 49- @7 }1 L6 C d/ B- Z
1.5 power/gnd ring 453 A" f* K9 e: l( h/ Z( O
1.6 Wire bond Create and edit 59
4 q- ~5 G0 J- c) L1.7 Design a Differential Pair 689 |* u% _& o2 S8 I% L: H5 ^
1.8 Power Split 73
( @! k+ s3 b) f' W+ o$ B1.9 Plating Bar 78
; Y7 @: Z5 L) \# c3 X' H& U# Q1.10 八层芯片叠层 83) R* }# t m" z8 W
1.11 Gerber file/option 837 F/ }6 ?, x, C
1.12 封装加工文件输出 91
! _) F6 F- M8 N7 @1.13 SIP加工流程及每步说明 100& s% o0 g3 E& f3 Y' x a. U
1 第7章 FC-PBGA联合设计 7
: d% f" T1 Q0 z$ L& l2 U1.1 高PIN数FC-PBGA封装基础知识 7! m3 j! E8 J0 n5 l' Z2 K
1.1.1 高PIN数FC-PBGA封装外形 7" `: a& s+ W, I& H3 }* Z T1 V
1.1.2 高PIN数FC-PBGA封装截面图 7
0 f0 i, j+ C. L+ }1.1.3 Wafer 88 T# |, A$ v' @, l W! d
1.1.4 Die/Scribe Lines 8
6 f' q) G9 B* |- d$ g6 c7 d/ h `1.1.5 MPW(Multi Project Wafer) 8$ `+ L- m( q! V( J9 z: _
1.1.6 BUMP(芯片上的焊球) 93 d8 B) S0 z1 u' P8 V! N( g
1.1.7 Ball(封装上的焊球) 9. m% t* [9 }$ s2 B( \/ u
1.1.8 RDL 10
" O( L; ^3 G% |1 C7 F5 Z) L5 ?1.1.9 SMD VS NSMD 11$ g5 W' m" F1 n4 l# D! @
1.1.10 FlipChip到PCB的链路 12/ h! d8 U# j7 i* p
1.2 封装选型 12
- C& B+ p& Y+ q- m) Q, l" q1.2.1 封装选型涉及因素 12
0 ~) E) ?& _1 }+ y1 ?) P1.3 CO-Design 14
- N0 W% ?+ S( A5 C! U' X1.4 Vendor推荐co-design的流程 14
6 ?# ~: E; ?* w# Y. P% D% W1.4.1 Cadence的CO-design示意图 15
! {( j6 ]$ z/ Z8 f, d+ e0 ?1.5 实际工程设计中的Co-Design流程 16
6 K/ L$ G. V! u# H1.5.1 Floorplan阶段 18
8 l2 [- F. H5 U6 B5 k6 `1.6 FLIPCHIP设计例子 29
# `& ~: Q7 W& b' X9 V. E1.6.1 材料设置 29
% z8 @+ ]0 N; c1.6.2 Pad_Via定义: 324 k0 ^4 ^ T' A! @9 T
1.6.3 Die 输入文件介绍 34
! M0 G. Q" y1 G5 }5 ?+ W1.7 Die与BGA的生成处理 347 h8 ~: V* R. j; ]" Z
1.7.1 Die的导入与生成 346 B% {' K* U; S
1.7.2 BGA生成及修改 381 l* L. |' U3 @
1.7.3 BGA焊球网络分配 44. ~0 `) U+ E( M% B
1.7.4 通过EXCEL表格进行的PINMAP 47- E! O, r H8 H$ k/ A$ u( U- o
1.7.5 BGA中部分PIN网络整体右移四列例子 48- r& x5 ^) |% c! e M9 u
1.7.6 规则定义 51
) d! V4 K7 W* o6 T+ _1.7.7 差分线自动生成方法2 58
: \& s! l3 y+ v* [& N6 k+ ^1.7.8 基板Layout 582 U5 C, t, U5 p' o% J& N5 [3 B. c. `
1.8 光绘输出 64
! B% ]' g2 E U5 ^( W5 m, g1 g1 第8章 封装链路无源测试 5
! m! |' a8 ~" \. M( l1.1 基板链路测试 5
( X+ E3 y5 V5 m1.2 测量仪器 5* s! H3 D/ V, h7 v. c4 N9 B; b4 w$ T; |8 V
1.3 测量例子 55 e$ A" h! }4 N/ g
1.4 没有SMA头的测试 7' f/ ^- a4 U& w9 y9 y) J( D
1 第9章 封装设计自开发辅助工具 5
! ?; U* G7 i$ A e4 d3 P G' R. K1.1 软件免责声明 5
) P" k- M! q7 a! Z* G( O1.2 Excel 表格PINMAP转入APD 6
% [4 ?5 T* @7 G& B7 q% X1.2.1 程序说明 61 u1 a+ @; c/ s2 q( f& |' e6 \) M
1.2.2 软件操作 7' y# Y) s }6 W+ ^- p3 ^+ _8 C9 q% K5 W
1.2.3 问题与解决 13
+ V9 |8 X, K. P2 M- K+ w6 p1.3 Excel PINMAP任意角度翻转及生成PIN NET格式 14; X, p# y. t; G% \5 Y
1.3.1 程序说明 14' C, ~- S8 T: j: T# ~
1.3.2 软件操作 14 `8 y& o- \3 W9 P2 a* X
1.3.3 问题与解决 18( E$ }; X" M$ i4 s
1.4 把PIN NET格式的文件转为的Excel PINMAP形式 18
4 J* C% y4 ]# R2 W1.4.1 程序说明 18* c5 f8 [7 c/ r9 q. Q4 q& M5 r
1.4.2 软件操作 198 @6 Z4 b' g* }/ [0 V* q
1.4.3 问题与解决 20+ f k! [7 c7 r+ E; V! q
|
|