|
本帖最后由 Vincent.M 于 2009-3-27 14:40 编辑
: u+ ?# {' b0 t) m在通过电源和地路径的电流发生变化时,在电源路径和地路径的阻抗上将产生一个压降。这个压降就意味供给芯片的电压减小,可以看着是电源与地之间的电压减小或塌陷。6 r: L7 \, J! {- G( n; ]
但是怎么样能够减小这个噪声,难道就只有使电源路 ...
5 l; ~' c/ n; p- h, T6 u7 Reven_zhou 发表于 2009-3-26 10:00 & p% {5 u2 {) W8 r5 d6 f
这个问题不好回答,最好有实际经验,根据情况来逐个分析并提出解决方案,我的经验也很少,以下是我个人的总结!" {1 W/ E7 q. s
增加旁路及去耦电容:% j+ d+ @3 }7 r' H* a& y
1、不同等级的电容稳压:Bulk电容为存在大量慢充放电电压的区域稳压,小电容提供少量快充放电区域的稳压
$ u, l2 B0 a& b+ k2、不同电容值的去耦电容:低频去耦、低ESL的高频去耦电容。去耦电容要紧靠IC与电源层及地层的连接部位。
" u; r/ ~' |0 s- X9 o; z3 |( b1 p. l: C: L) h
过孔:% T/ M& u7 t; G6 U' s
1、尽可能的少用过孔
w$ k0 D% g; j9 w) x; g$ C2、如果必须用过孔,在过孔反焊盘不产生内电层开缝的情况下,过孔之间要紧挨着,以增加过孔间互感,从而减小电流回路总感抗! t6 f2 _# z+ ]* _& \8 H. g+ z
" E" v9 j# ]* d, m6 ]) |8 T9 ]* s! e+ X: K电源和地层的分布:
9 P* z5 S7 S W3 H8 E1、以增加层间固有电容的原则设计层叠方案,即产生低频去耦作用" M- q. [ K( a* N' H
2、减小层间谐振阻抗:减小层间距、增大ER、增大介质损耗
0 Y/ Y7 g% |% Y2 Z" C) Y* A/ d; M( Q; N \! z1 i6 J
IC:
; j) R% J! N+ |: t' F5 R& ~1、选用低自感的ic封装
( |: t, n4 P, E! N \2、少用IC插座
; z+ S! D! o2 Z0 w3、选用多电源管脚的IC |
|