DDR3大牛进

honejing

Clock path 的端接方式有點奇特，有差分並聯端接又有單端並聯端接，我沒用過這麼複雜的電路，這樣端接電阻值有點怪。

lkzuihao

honejing 发表于 2013-11-13 13:47
. v3 S1 ]7 {% c* q$ A+ ]Clock path 的端接方式有點奇特，有差分並聯端接又有單端並聯端接，我沒用過這麼複雜的電路，這樣端接電阻 ...

# c- I; w- H8 T& v: U那个电阻是0欧姆的，预留的位置

lkzuihao

忘了跟大家说以下情况，系统崩溃之发生在跑业务的时候（大量数据读写），不跑业务的时候不会崩溃

honejing

＂系统崩溃之发生在跑业务的时候（大量数据读写），不跑业务的时候不会崩溃＂
. L5 K" d* z7 {這更有可能是Power Integrity 的問題，你那 5V 的電源分割有深入到 DRAM 區域，
也值得懷疑一下。

Dandy_15

不知道是不是你示波器或是探头的带宽不够，波形没有任何细节，应该是方波的东西，被测出来接近三角波。
+ b3 s3 A, @" L6 u如果真要用示波器找问题，最好测眼图，看能不能达标。
9 a+ \* p/ G1 D# _8 W# S如果是跑大量数据才出问题，可以从两方面查查看，供电是否稳定，还有一个可能是SSN的问题。
1 f/ k/ f( |  U% _& Y找人仿真一下吧，看能不能找出问题出来。
- O5 N% B+ }% D4 W% DDDR3的确用Fly-By比T形来得好，在走线与信号的反射方面要比T形好得多。如果是两片DDR3差别还不是大，要是四片或是更多，差别就出来了。
以前用T形跑600+没问题，并不等于这是个良好的设计，建议还是了解一下DDR3的特性吧。

lkzuihao

Dandy_15 发表于 2013-11-14 20:38
不知道是不是你示波器或是探头的带宽不够，波形没有任何细节，应该是方波的东西，被测出来接近三角波。
3 S- j: ~1 q2 O1 u+ J* R如 ...

  _# M" @0 l/ ~- k! j0 [7 O
多谢这位兄台的分析。
我们这条件不够，看不了眼图，现在使用的已经是我们公司最好的示波器了，就是测到600+M的时钟结果都不很稳定，捉急。
3 @" A1 u% v- T) W3 t我觉得SSN可能性更大一些，现在我已经把核心电压和DDR3的1.5V都外接稳压电源了，高速还是这个问题，对比低速运行，1.5V的峰值电流会高50mV左右，别的没啥区别。
现在这板子已经来不及讨论FLY-BY还是T了，我希望能在T下解决目前的问题。
也不知道在现有条件下，还能做些什么工作。我懂一点UBOOT下的知识，能自己调整配置DDRC的寄存器，目前做过一些ODT、Trc、Tcl、Tras、Trp的调整，但是也没有什么效果。
有4快一样的板子，有2快情况好一点，运行的时间会长一些，另外2块就不行了，很快就会崩溃。

ang629

楼主用的示波器带宽是多少啊 ？  帮顶了 ，学习一下解决问题的方法

Dandy_15

没有测试工具情况下的调试只能是猜了，我建议可以在安全的情况下调高一下1.5V的电压，如调整50同mV,外接稳压源只能提高电源的输出电流，别的帮不上多少忙。而且你外接电源时，用的电缆线如果过长过细的话，会有很多别的问题。
4 Z4 a, _4 p7 h' w$ |9 v; ?- v你可以作一下对比测试：
两种情况下DDR芯片下电压的变化，用示波器记录，打开余辉模式，用直流档，电压分辨要达到10mV的级别，可以示波器的offset功能，当然你的示波器得有这个功能。看看两种情况下电压的波动有什么不一样。
第二种办法：在DDR芯片的的电源上引脚上多加些电容，大大小小组合起来用，看有没有效果。
. U3 h8 O: w$ X8 @第三，调高1.5的供电压50mV，看有没有效果。
* k2 g! ^# O  E4 u如果是电源的问题还可以调调看，如果是时序或是由于叠层不当引起的问题，那可能比较难搞。
4 d9 b. @- s6 c+ L* y3 j如果你的示波器能看到一个完整的波形（包括过冲，下冲，反射，振铃等细节），这样你可以调一下ODT，找到一下最好的情况，再作其它的调整。
( \: r1 V" s5 t) K+ e9 l最好的办法就是仿真，找调试方向。

lkzuihao

内核崩溃时常见的打印信息：
Unable to handle kernel NULL pointer dereference at virtual address 0000003c
5 a$ m* {  G+ _  _/ ]1 H2 cpgd = c0004000
除此外，还有很多其他乱七八糟的东西

eeicciee

还没有解决啊………………

lkzuihao

突然想起了，当时检查PCB的时候，DQS走线的差分对有点不是很符合规范，
1 ]/ I, N$ t. y/ }: N2 \( b|DDR0_DQS1_N - DDR0_DQS1_P| = 8mil,  
" U% t# H7 R4 ?; `; U+ a|DDR0_DQS2_N - DDR0_DQS2_P| = 12mil,
规范要求是<5mi,这个真有那么大的影响么？
要真是这个原因我就要吐血了。

owencai

不会吧，这个真的有这么大的影响么？期待楼主解决后将方法分享下，
DDR电源没有问题的话，那CORE电源呢？死机的是 1.3V还是更低？

jomvee

这肯定是电源供电网络去耦不太合理的原因啦，SSN。叠层肯定没办法改了，能做的就是换下电容了，最好办法就是用仿真软件分析下具体该怎么换。SIwave PI advisor之类的，把电源阻抗降下来。

lkzuihao

owencai 发表于 2013-11-26 15:38
不会吧，这个真的有这么大的影响么？期待楼主解决后将方法分享下，
' u) `& T" A2 _2 ~- w; g+ mDDR电源没有问题的话，那CORE电源呢？ ...

2 G1 I; L- F+ Z: W' X4 V核心电压的正常工作值是1.0V，挂机后电压没有明显变化。
# a& b' ^6 X$ u; G) Y" _近期可能会有新的打样，到时候把能想到的都优化一下，包括电源这块。

lkzuihao

jomvee 发表于 2013-11-26 15:43
这肯定是电源供电网络去耦不太合理的原因啦，SSN。叠层肯定没办法改了，能做的就是换下电容了，最好办法就 ...

7 w/ U  \: [3 x. S& y  N要仿换哪个电容，感觉很高端的样子，做不来啊还，学习..